VĚDECKÉ SPISY VYSOKÉHO UČENÍ TECHNICKÉHO V BRNĚ Edice Habilitační a inaugurační spisy, sv. 335 ISSN 1213-418X

Lukáš Fujcik

METODIKA NÁVRHU INTEGROVANÝCH OBVODŮ PRACUJÍCÍCH VE SMÍŠENÉM MÓDU

VYSOKÉ UČENÍ TECHNICKÉ V BRNĚ, FAKULTA ELEKTROTECHNIKY A INFORMAČNÍCH TECHNOLOGIÍ ÚSTAV MIKROELEKTRONIKY

Ing. Lukáš Fujcik, Ph.D.

METODIKA NÁVRHU INTEGROVANÝCH OBVODŮ PRACUJÍCÍCH VE SMÍŠENÉM MÓDU

DESIGN METHODOLOGY OF MIXED-MODE INTEGRATED CIRCUITS

ZKRÁCENÁ VERZE HABILITAČNÍ PRÁCE



Klíčová slova: integrované obvody pracující ve smíšeném módu, analogovědigitální převodníky, modulace sigma-delta

Keywords: mixed-mode integrated circuits, analog-to-digital converters, sigmadelta modulation

Místo uložení:

Ústav mikroelektroniky, FEKT, VUT v Brně, Údolní 53, 602 00 Brno

© Lukáš Fujcik, 2009 ISBN 978-80-214-4011-1 ISSN 1213-418X

OBSAH

1	ŽIVO	ŽIVOTOPIS AUTORA4		
2	ÚVO	ÚVOD5		
3	INTE	GROVANÝ CMOS μ-SPEKTROMETR S VYUŽITÍM MODULÁTORU SIGMA-DELTA TYPU PÁSMOVÉ		
PRO	PUSTI		8	
	3.1	INTEGROVANÝ CMOS μ-SPEKTROMETR PRO DIGITALIZACI SIGNÁLŮ Z CHEMICKÝCH SENZORŮ S IMPEDANČNÍM CHOVÁ	ÁNÍM	
EL	EKTROD	9		
	3.2	Návrh integrovaného CMOS μ-spektrometru	10	
	3.2.	1 Návrh modulátoru sigma-delta typu pásmové propusti		
	3.2.	2 Návrh digitální synchronizace	11	
	3.2.	3 Návrh generátoru harmonického signálu	12	
	3.3	Topologie integrovaného CMOS μ-spektrometru	13	
4	INTE	GROVANÝ CMOS μ-POTENCIOSTAT PRO ZPRACOVÁNÍ SIGNÁLŮ Z MIKROSENZORŮ	14	
	4.1	Návrh integrovaného CMOS μ-potenciostatu	14	
	4.1.	1 Analogová část	15	
	4.1	2 Digitální část		
	4.1	3 Vypočet chyby analogové části μ-potenciostatu	17	
	4.2	Τοροlogie integrovaného CMOS μ-potenciostatu		
	4.3	Mikrosenzor s integrovaným CMOS μ-potenciostatem		
5	INTE	GROVANÝ CMOS μ-KONDUKTOMETR PRO MĚŘENÍ VODIVOSTI ELEKTROCHEMICKÝCH SENZORŮ) 19	
	5.1	Elektrický model chemické cely	19	
	5.2	METODA BIPOLÁRNÍHO PULSU	19	
	5.3	Návrh integrovaného CMOS μ-konduktometru	20	
	5.4	TOPOLOGIE INTEGROVANÉHO CMOS μ-KONDUKTOMETRU	22	
	5.5	Finální verze přístroje s integrovaným CMOS μ -konduktometrem	22	
6	INTE	GROVANÝ OBVOD REPOMO32 – NOVÝ REKONFIGUROVATELNÝ POLYMORFNÍ INTEGROVANÝ O	BVOD	
PRO		/NÍ HARDWARE	23	
	6.1	Návrh integrovaného obvodu REPOMO32	23	
	6.2	TOPOLOGIE INTEGROVANÉHO OBVODU REPOMO32	24	
7	ZÁV	ĚR	25	
8	REFE	REFERENCE		
9	SEZN	SEZNAM AUTOROVÝCH CITACÍ		
1	0 PŘÍL	ОНҮ	29	

1 ŽIVOTOPIS AUTORA

Jméno: Lukáš FUJCIK, Ing. Ph.D. Datum narození: 6.5.1979 Adresa mateřského pracoviště: Vysoké učení technické v Brně, Fakulta elektrotechniky a komunikačních technologií, Ústav mikroelektroniky, Údolní 53, 602 00, Brno Telefon: 541146102 Email: fujcik@feec.vutbr.cz



V lednu 2006 úspěšně dokončil doktorské studium na Ústavu mikroelektroniky na téma "Nová architektura modulátoru sigma-delta pro senzorové měření". Od roku 2006 je zaměstnancem Ústavu mikroelektroniky a nastupuje na pozici odborného asistenta. V listopadu 2006 získal ocenění CENU REKTORA za vynikající výsledky ve vědecké přípravě a vědecké prací. Ve své odborné a vědecké činnosti se zabývá návrhem integrovaných obvodů ve smíšeném módu, zejména se pak zaměřuje na syntézu a implementaci digitálních systémů v návrhovém prostředí CADENCE a implementaci digitálních obvodů v programovatelných polích. Z těchto oblastí publikoval více než 50 článků v mezinárodních a národních vědeckých časopisech a sbornících prestižních zahraničních konferencí a symposií. Je členem profesní organizace IEEE.

Na Ústavu mikroelektroniky vede kompletně (přednášky i cvičení) dva předměty, v bakalářském programu je to předmět Návrh digitálních integrovaných obvodů VLSI a jazyk VHDL, v magisterském programu je to předmět Metody návrhu digitálních obvodů. Na Ústavu mikroelektroniky se podílel významnou částí na vybudování laboratoře Návrhu digitálních integrovaných obvodů. Formou grantových projektů vytvořil mnoho inspirujících laboratorních úloh a textů v předmětech Digitální obvody (BDOM), Návrh digitálních integrovaných obvodů VLSI a jazyk VHDL (BNDI), Metody návrhu digitálních obvodů (MNDO). Podílel se na tvorbě elektronických textů pro předmět Digitální obvody, dále napsal elektronické texty pro předměty Návrh digitálních integrovaných obvodů VLSI a jazyk VHDL (BDNI) a Metody návrhu digitálních obvodů (MNDO). Na Ústavu mikroelektroniky je/byl členem řešitelského týmu případně hlavním řešitelem několika projektů. Zde je několik vybraných projektů:

- člen řešitelského týmu výzkumných záměrů MSM 262200022 MIKROSYT, MSM0021630503 MIKROSYN
- spoluřešitel projektů GAČR: IMAM GA102/03/0619 Inteligentní mikrosenzory a mikrosystémy pro měření, regulaci a životní prostředí, GA102/05/0869 Nové principy integrovaných nízkonapěťových a nízkopříkonových AD převodníků v submikronových technologiích, INTIM GA102/00/0939 Integrované inteligentní mikrosenzory a mikrosystémy, GA102/05/0277 Obvody v proudovém a smíšeném módu pro zpracování analogových signálů, GA102/08/1116 Metody digitalizace signálů pro moderní senzory, GA102/09/1628 Výzkum a vývoj digitálně laditelných integrovaných obvodů pracujících ve smíšeném módu
- spoluřešitel projektů MPO: FT-TA/089 IBIS Inteligentní biosenzorický systém pro detekci pesticidů a herbicidů v životním prostředí, FD-K2/53 ANTOPE Výzkum nových metod přístrojové analýzy toxicity pro integrální měření toxicity v potravinářském průmyslu a jejich ověření na prototypu analyzátoru toxicity pesticidů
- Projekty FRVŠ: FRVŠ 2101/2003 Rozšíření laboratorního cvičení o úlohy virtuální digitální laboratoře, IS421760 Inovace výuky cvičení z předmětu Digitální obvody, 13908 Modernizace výuky předmětu Návrh digitálních integrovaných obvodů VLSI a jazyk VHDL
- spoluřešitel projektu Akademie věd České republiky: 1QS201710508 Impedimetrické chemické senzory s nanomechanizovaným povrchem elektrod.

2 ÚVOD

Návrh integrovaných obvodů je již řadu let vedoucí oblastí elektroniky. Návrhem integrovaných obvodů je myšleno vytváření elektronických zařízení velmi malých rozměrů s velkou funkční schopností, vysokou spolehlivostí, malou spotřebou energie a nízkou cenou. Na jejím vzniku a vývoji se výrazně projevilo a projevuje úsilí po zmenšování rozměru, hmotnosti a spotřebovaného výkonu.

Elektronický průmysl zaznamenal za posledních několik dekád obrovský nárůst a to zejména díky velkému pokroku v polovodičových technologiích. Integrované obvody lze nalézt ve všech odvětvích průmyslu. Nejvíce jsou využívány pro velmi výkonné výpočty, v telekomunikaci a ve spotřební elektronice. V dnešní době je potřeba integrovat stále větší množství funkcí do malého pouzdra. Míra integrace v integrovaných obvodech je vyjádřena jako počet logických hradel implementovaných na čipu.

Integrované obvody můžeme rozdělit do tří skupin:

- 1. analogové integrované obvody do této skupiny mohou patřit aktivní filtry, operační zesilovače, přesné napěťové reference a další
- 2. digitální integrované obvody do této skupiny patří např. logické hradla, multiplexery, sčítačky, násobičky, procesory a další.
- integrované obvody pracující ve smíšeném módu do této skupiny patří např. analogovědigitální (AD) převodníky, digitálně-analogové (DA) převodníky, integrované obvody pro zpracování signálu ze senzoru a další

Na obr. 2.1 je zobrazena závislost minimálního rozměru tranzistoru na čase. Na začátku 80-tých let, kdy začala éra obvodů VLSI (Very Large Scale Integration), byla minimální délka tranzistorů 2 µm a kolem roku 2000 byla očekávána šířka tranzistoru 0,3 µm. Rychlý vývoj polovodičových technologií měl za následek, že tato odhadovaná velikost tranzistoru byla překonána. V roce 1995 bylo dosaženo 0,25 µm šířky kanálu tranzistoru a v roce 2001 dokonce 0,18 µm. V dnešní době je už dostupná technologie s šířkou kanálu 45 nm. Tento vývoj není konečný a za nějakou dobu by mohla být aktuální technologie s šířkou kanálu tranzistoru 25 nm.. První 64-Mbit DRAM paměť nebo Intel Pentium procesor obsahoval více než 3 milióny tranzistorů a to bylo v roce 1994. První 4-Gbit DRAM paměť byla implementována v technologii 0,15 µm v roce 1997.



Obr. 2.1: Závislost minimálního rozměru tranzistoru na čase

Hustota integrace a výkon integrovaných obvodů zaznamenal za poslední dvě dekády obrovský skok. V roce 1960 prohlásil Gordon Moore, spoluzakladatel firmy INTEL, že množství tranzistorů v integrovaných obvodech bude růst exponenciálně s časem. Toto tvrzení bylo později prohlášeno jako Moorův zákon. Na obr. 2.2 je zobrazena závislost hustoty integrace procesorů na čase [1]. Z obrázku je vidět, že každé 2 až 3 roky je nárůst hustoty integrace přibližně dvojnásobný. Miliónová hranice v počtu tranzistorů byla dosažena na konci 80-tých let. Význam Moorova zákona je velký, často je vnímán jako barometr polovodičového průmyslu, měřítko pro hodnocení inovace a pokroku.

Na limity integrace nelze v současnosti jednoznačně odpovědět. V průběhu vývoje integrovaných obvodů se stále posouvají hranice hustoty integrace. V 90. letech se hovořilo o limitu 10^8 až 10^9 prvků na jednom čipu. V současnosti považujeme za reálné překročení hodnoty 10^{12} . Tyto trendy jsou určeny hlavně pro čistě digitální integrované obvody. Pro integrované obvody pracující ve smíšeném módu, které se v současné době stále více využívají, tento trend není až tak směrodatný.



Obr. 2.2: Závislost hustoty integrace procesorů na čase

Zvyšování hustoty integrace je možné provést dvěma způsoby:

- 1. zvětšování plochy integrovaného obvodu při zachování velikosti struktur,
- 2. zmenšováním rozměru struktur implementovaných v integrovaném obvodu => zmenšování velikosti tranzistorů

Oba způsoby se v dnešní době kombinují. Vše je závislé od výsledné aplikace, ve které má být integrovaný obvod použit. V současné době se klade obrovský důraz na maximální dosažitelný pracovní kmitočet a co nejmenší výkonovou spotřebu. Tyto dva aspekty se uplatňují zejména při návrhu digitálních integrovaných obvodů (procesory, signálové procesory, hardwarové násobičky apod.). Zmenšování geometrických rozměrů v integrovaných obvodech je doprovázeno nejen výrazným zlepšením jejich některých vlastností (pracovní kmitočet, výkonová spotřeba), ale i výskytem nových a často nežádoucích vlastností spojených se základními fyzikálními ději.

Dalším rozhodujícími faktory je cena výrobního procesu pro danou technologii a předpokládaná výrobní série. Všechny tyto faktory je potřeba brát v úvahu a zohlednit při výběru finální technologie, ve které by měl být integrovaný obvod vyroben.

V současné době jsou nové procesory vyráběny v technologii 45 nm. Zde už se dá skutečně mluvit o velmi vysoké hustotě integrace. Pracovní kmitočet procesorů je přibližně dvojnásobný každé 2 roky. V této chvíli se rychlost procesorů pohybuje řádově v jednotkách GHz. Není zatím žádný náznak, že by tento trend měl klesající tendenci.

V dřívějších dobách byl návrh integrovaných obvodů prováděn pouze ručně. Každý tranzistor vložený do návrhu byl optimalizován a s velkou pečlivostí umístěn, aby splňoval zadání a specifikaci danou zákazníkem. Tento přístup byl ještě vhodný např. pro návrh procesoru 4004, který obsahoval 2300 tranzistorů. Je zřejmé, že pokud se návrh např. přibližuje k miliónu použitých tranzistorů, pak ruční návrh není skutečně nejvhodnějším způsobem. Návrháři museli stále více dodržovat přísnou metodiku návrhu. To vedlo k tomu, že ruční návrh digitální integrovaných obvodů přešel k automatizovanému návrhu. Dopad tohoto automatizovaného návrhu můžeme dnes pociťovat ve všech odvětvích průmyslu. Bez automatizovaného návrhu by dnes neexistoval žádný výkonný procesor jako jsou např. čtyřjádrové procesory. Automatizovaný návrh je založen na hierarchické struktuře. Procesor je sestaven z různých modulů a každý z těchto modulů je navržen z různého množství digitálních buněk. Celý návrh je založen na určité úrovni abstrakce. Každá úroveň může být popsána jako soubor potřebných parametrů a požadavků a nahrazena tzv. "černou skříňkou", která má patřičné vstupy a výstupy. Následně můžou být jednotlivé úrovně předány návrhářům, kteří "nepotřebují znát" detaily vyšších či nižších úrovni. Pro každého návrháře pak probíhá samotný návrh podle zadaných požadavků pro danou úroveň.

Takovým typickým příkladem abstrakce pro návrh digitálních integrovaných obvodů je zobrazena na obr. 2.3. Nejvyšší úroveň je představena jako system-level (procesor, DSP apod.), následuje úroveň modul-level (násobička, sčítačka, čítač apod.), další úrovní je gate-level (AND, NAND, OR, NOR apod.), následuje úroveň tranzistor-level a nejnižší úroveň je zastoupena topology-level (fyzická topologie).



Obr. 2.3: Abstrakce v návrhu digitálních integrovaných obvodů

V následujících kapitolách bude popsána metodika návrhu integrovaných pracujících ve smíšeném módu na praktických vědeckých pracích, ve kterých jsou navrženy a implementovány nové obvodové princip a přístupy. Popsané vědecké práce a nové obvodové principy byly publikovány ve vědeckých časopisech a konferencích.

3 INTEGROVANÝ CMOS μ-SPEKTROMETR S VYUŽITÍM MODULÁTORU SIGMA-DELTA TYPU PÁSMOVÉ PROPUSTI

Digitálně analogové (DA) a analogově digitální (AD) převodníky patří v současné době k nejperspektivnějších struktur v oblasti návrhu integrovaných obvodů v submikronových technologií. Z teoretického i praktického hlediska je vhodné považovat převodníky AD a DA za autonomní stavební bloky, které spadají pod duševní vlastnictví (intellectual property).

Převodníky AD bývají nedílnou součástí komplexních systémů, proto se při návrhu převodníků AD zaměřujeme na důležité parametry, které limitují celkovou spolehlivost a výkon celého systému. Mezi tyto statické a dynamické parametry patří napájecí napětí (power supply), proudová spotřeba (current consumption), napěťový rozsah (voltage range), četnost vzorkování (sampling frequency), integrální nelinearita (integral non-linearity), diferenční nelinearita (differential non-linearity), odstup signálu od šumu (signal-to-noise ratio), harmonické zkreslení (total-harmonic distortion) atd.

V obecné rovině je možné převodníky AD rozdělit do dvou základních skupin. První skupinou jsou převodníky AD pracující s kmitočtem vzorkování právě splňujícím vzorkovací teorém (Nyquist-rate converters). Druhou skupinou jsou převodníky AD s vysokým poměrem převzorkování (oversampling converters).

V oblasti výzkumu signálově smíšených integrovaných obvodů je jedním z hlavních směrů obor analogově digitálních převodníků pracujících zejména v technice spínaných kapacitorů (SC) nebo spínaných proudů (SI). Technika spínaných kapacitorů (SC) s diskrétním časem (DT) je velmi oblíbenou technikou pro implementace v AD převodnících.

Při realizaci digitálních a analogových integrovaných obvodů se nyní klade velký důraz na snižování napájecího napětí, které je současně spjato s pokroky v technologii a zmenšováním tranzistorových struktur. Hovoříme o obvodech nízkonapěťových a nízkopříkonových (low-voltage a low-power). V oblasti analogových obvodů se rozpracovávají alternativní možnosti buzení tranzistorů (do druhého hradla – do substrátu), zkoumají se vlastnosti v podprahovém režimu a hledají se obvodové techniky, které umožní co největší rozkmit zpracovávaného signálu (rail-to-rail) v integrovaném provedení.

Pro úzkopásmové signály se často využívá sigma-delta modulace s vysokým poměrem převzorkováním. Převodníky AD typu sigma-delta dosahují nejvyššího rozlišení ze všech typů ADC, nejčastěji 16 až 20 bitů. Převodník AD typu sigma-delta je složen ze dvou základních částí. Je to modulátor sigma-delta a číslicový decimační filtr. Modulátor sigma-delta slouží k tzv. tvarování šumu (noise shaping). Číslicový decimační filtr je typu dolní propust. Z modulovaného signálu odstraňuje vysoké kmitočty, na kterých je přenášen šum. Tento proces se nazývá převzorkování (oversampling).

V současné době je vyvinuto několik základních struktur modulátorů sigma-delta. Odlišují se od sebe např. počtem a upořádáním smyček sigma-delta, přičemž každá smyčka může být rozdílného řádu a odpovídající výslednou rozlišovací schopností. Dále je možno rozdělit modulátory sigma-delta na tzv. multibitové a jednobitové, jejichž kritériem je rozlišení použitého převodníku DA ve zpětné vazbě smyčky. To má výrazný vliv na výsledné chování a vlastnosti modulátoru sigma-delta. Modulátory s vícebitovým převodem vykazují větší stabilitu oproti jednobitovým modulátorům vyšších řádů.

Jelikož většina aplikací vyžaduje napájení z baterie, musí být zajištěn co nejmenší příkon elektronických obvodů. S současné době jsou běžně vyráběné převodníky navrhovány pro napájecí napětí 3 V, 5 V. Některé typy převodníků AD umožňují pracovat s napájecím napětím 1,8 V a 2,5 V. Tyto převodníky jsou určeny pro některé specifické aplikace. Proto je třeba vyvíjet i nadále převodníky AD pro napájecí napětí do 3 V. V této oblasti výzkumu je stále velká možnost

uplatnění, protože se bude i nadále rozšiřovat na další aplikace. I u těchto převodníků musí být zachovány parametry běžných převodníků AD (přesnost, rozlišení, atd.).

Převodníky AD a DA potřebují pro svou korektní funkci mnoho nepostradatelných bloků jako jsou proudové reference (current references), napěťové reference (voltage references), rozhraní pro komunikaci s okolním prostředím, kde patří vstupní střadače (input buffers), výstupní střadače (output buffers), programovatelné zesilovače (programmable gain amplifiers) atd.

Všechny nově vyvinuté převodníky AD musí být důkladně testovány bez ohledu na použitou techniku. Ve zvláštních případech bývají i tyto součástky vybaveny přídavnými testovacími obvody BIST (built-in self-test). Rychlé převodníky přitom i pro kontrolní měření a diagnostiku při vývoji vyžadují speciální měřicí adaptéry a přesné a stabilní kmitočtové a funkční generátory.

3.1 INTEGROVANÝ CMOS μ-SPEKTROMETR PRO DIGITALIZACI SIGNÁLŮ Z CHEMICKÝCH SENZORŮ S IMPEDANČNÍM CHOVÁNÍM ELEKTROD

Byla navržena první verze integrovaného obvodu pro digitalizaci signálů s impedančním chováním elektrod [2, 3]. Tento integrovaný systém využívá pro digitalizaci senzorového signálu modulátor sigma-delta typu pásmové propusti. Pro tento integrovaný obvod byl sestaven matematický model, který byl následně simulován a modelován v prostředí Matlab Simulink. Pro generování nosného harmonického signálu byla použita digitální modulace sigma-delta, která byla navržena pomocí jazyku VHDL a následně implementována do integrovaného obvodu. Integrovaný obvod byl navržen v technologii AMIS CMOS 0,7 µm. V první verzi impedančního spektroskopu byly navrženy důležité, mezi které patří generátor harmonického signálu, modulátor sigma-delta typu pásmové propusti. V budoucnu bude potřeba navrhnout laditelný analogový filtr, laditelnou digitální modulaci sigma-delta a autokalibraci. Tyto části budou stěžejní a jejich návrh bude časově náročný.



Obr. 3.1: Architektura pro digitalizaci signálů z chemických senzorů s impedančním chováním elektrod

Na obr. 3.1 je zobrazena navržená architektura pro zpracování a digitalizaci signálů z chemických senzorů s impedančním chováním elektrod.

Navržená topologie dokáže měřit signály z chemických senzorů, které mají impedanční nebo kapacitní chování elektrod. Měřicí senzor představuje neznámou kapacitu C_X nebo impedanci Z_X . Výstupem navrženého integrovaného obvodu je reálná a imaginární složka.

Digitální výstupní komplexní hodnoty jsou pak určeny těmito rovnicemi podle polohy spínače

$$U_{1}^{\wedge} = -\frac{R}{Z_{x}^{\wedge}} \cdot U_{in}$$

$$U_{2}^{\wedge} = -\frac{R}{R} \cdot U_{in}$$
(3.1)

Měřená impedance je pak dána vztahem

$$\frac{U_1^{\hat{}}}{U_2^{\hat{}}} = \frac{R}{Z_x^{\hat{}}} \Longrightarrow Z_x^{\hat{}} = R \cdot \frac{U_2^{\hat{}}}{U_1^{\hat{}}}$$
(3.2)

Jednou z nejdůležitějších částí navržené architektury je generátor harmonického signálu. Současná verze integrovaného obvodu pracuje s harmonickým signálem s kmitočtem 15 652 Hz. Tento harmonický signál je generován přímo na čipu s využitím digitální modulace sigma-delta. V rozšířené verzi bude tento generátor harmonického signálu laditelný pro měření kapacit a impedancí v širokém rozsahu. První verze integrovaného obvodu představuje v tuto chvíli testovací obvod, který je potřeba důkladně proměřit, vyhodnotit výsledky a vyvodit závěry. V tuto chvíli se jeví jako stěžejní blok právě generátor harmonického signálu. Podrobněji se budeme návrhem tohoto bloku zabývat v další kapitole.

3.2 NÁVRH INTEGROVANÉHO CMOS µ-SPEKTROMETRU

3.2.1 Návrh modulátoru sigma-delta typu pásmové propusti

Na obr. 3.2 je zobrazena topologie navrženého modulátoru sigma-delta typu pásmové propusti [2, 3]. Tato struktura je implementována na čipu. Pro realizaci diskrétního rezonátoru může být využito několik existujících struktur jako je např. Forward Eulerova struktura nebo rezonátor s dvojitým zpožděním. Každá taková struktura má své výhody a nevýhody [2]. Při návrhu modulátoru sigma-delta byl kladen důraz na co nejmenší plochu a spotřebu. Při návrhu diskrétního rezonátoru bývá často využito dvou operačních zesilovačů. Pro realizaci diskrétního rezonátoru byla využita struktura s dvojitým zpožděním. Výhodou této struktury je použití pouze jednoho operačního zesilovače. Nevýhodou této struktury je větší složitost při návrhu hodinových signálů.



Obr. 3.2: 1-bitový modulátor sigma-delta 2. řádu typu pásmové propusti



Obr. 3.3: Diskrétní rezonátor se spínanými kapacitory s dvojitým zpožděním

3.2.2 Návrh digitální synchronizace

Pro správnou funkci modulátoru sigma-delta typu pásmové propusti je potřeba zajistit, aby byl vzorkovací kmitočet $f_s=4f_{in}$ [3]. Dále musí být dodrženo zfázování těchto dvou signálů. Pro realizaci synchronizace se často používá smyčka fázového závěsu (PLL). Hlavním problémem, který realizaci PLL v integrované podobě výrazně ztěžuje, je nutnost použití napěťově řízeného oscilátoru (VCO). Blok PLL jako takový se totiž skládá z fázového komparátoru, filtru typu dolní propust, kmitočtové děličky zapojené ve zpětnovazební smyčce a již zmiňovaného VCO.

Fázový komparátor se většinou realizuje jako logický obvod XOR nebo jako klopný obvod typu RS, s filtry obecně nebývají problémy při realizaci na čip a kmitočtové děličky bývají většinou navrhovány pomocí klopných obvodů typu D. Zásadní problém nastává u realizace VCO v integrované podobě, protože standardně je tvořen zpětnovazební soustavou, kterou tvoří operační zesilovač(e) a poté různé kombinace zapojení kapacitorů a cívek. A právě realizace cívek v běžné technologii CMOS je velice náročné, zejména na plochu čipu, přesnost realizované indukčnosti,

odrušení parazitních jevů a minimalizaci spotřeby. Změnou technologického procesu výroby nebo teploty se může reálná hodnota rezistorů, kapacitorů pohybovat v rozmezí až ± 20 %.

Díky složitosti návrhu PLL byla navržena nová metoda synchronizace, která zatím nebyla nikdy ve spojitosti s modulátorem sigma-delta typu pásmové propusti použita. Nová metoda synchronizace je založena na generátoru harmonického signálu, rychlém komparátoru a digitálním zapracování [4]. Celková přesnost závisí pak pouze na rychlém komparátoru a hodinovém kmitočtu. Žádné rozladění zde nenastane, protože synchronizace se generuje v každé periodě harmonického signálu při průchodu nulou. Další obrovskou výhodou je, že hodinový kmitočet může být proměnný a vždy bude dodržena podmínka $f_s=4f_{in}$, protože harmonický signál je generován digitálně z hodinového kmitočtu. Je zde pouze přímá vazba na hodinový signál, ze kterého jsou odvozeny všechny další signály. Ke generování signálu $f_s=4f_{in}$ slouží spouštěcí signál synch_en, který je na výstupu rychlého komparátoru. Největší výhodou nové synchronizační metody je dominantní využití digitálních obvodů, proto je tato synchronizace nezávislá na změně technologického procesu a okolnímu šumu.

3.2.3 Návrh generátoru harmonického signálu

Jádrem celého generátoru harmonického signálu tvoří digitální modulátor sigma-delta. Pro jednoduchost návrhu je použit digitální modulátor sigma-delta 1. řádu [5]. Na obr. 3.4 je zobrazeno blokové schéma generátoru harmonického signálu.



Obr. 3.4: Blokové schéma generátoru harmonického signálu

Generátor harmonického signálu je popsán v jazyce VHDL. Při návrhu byl kladen důraz na parametrický popis celého systému. RTL (Register-transfer-level) schéma parametrického generátoru harmonického signálu je zobrazen na obr. 3.5.



Obr. 3.5: RTL schéma parametrického generátoru harmonického signálu

Syntéza RTL popisu byla provedena v nástroji Cadence Design Compiler. Výsledná topologie byla navržena v nástroji Cadence Silicon Ensemble.

3.3 TOPOLOGIE INTEGROVANÉHO CMOS µ-SPEKTROMETRU

Výsledná topologie čipu je velká 6,7 mm² a je zobrazena na obr. 3.6.



Obr. 3.6: Topologie integrovaného CMOS µ-spektrometru

4 INTEGROVANÝ CMOS μ-POTENCIOSTAT PRO ZPRACOVÁNÍ SIGNÁLŮ Z MIKROSENZORŮ

Elektrochemická analýza je v dnešní době často využívána v mnoha laboratořích pro určení vlastností látek, rozpoznávání těžkých kovů, proteinů, DNA atd [6, 7]. Mikroelektronická zařízení jsou dnes běžným vybavením každé chemické laboratoře. Mikropočítače v těchto laboratořích slouží k měření, vyhodnocování a zaznamenávání naměřených dat. Měřicí přístroj vybavený mikroprocesorem umožňuje nejen spolehlivější měření a vyhodnocení, ale i přesnější vyhodnocení změřených výsledků. Jedním z takových zařízení, která slouží v chemických laboratořích, jsou potenciostaty. Potenciostat je zařízení, které se používá v elektrochemii od šedesátých let minulého století a jeho úkolem je nastavení potenciálu a následné měření proudu procházejícího měřeným senzorem. Pro měření se používají elektrochemické analytické metody jako je voltametrie, polarografie, coulometrie a potenciometrie.

4.1 NÁVRH INTEGROVANÉHO CMOS µ-POTENCIOSTATU

Navržený integrovaný CMOS μ -potenciostat umožňuje měření pro dvou- a tří-elektrodové senzory [6]. Při návrhu integrovaného CMOS μ -potenciostatu bylo potřeba znát problematiku návrhu analogových i digitálních obvodů. Blokové schéma integrovaného CMOS μ -potenciostatu je zobrazeno na obr. 4.1.



Obr. 4.1: Blokové schéma integrovaného CMOS µ-potenciostatu

4.1.1 Analogová část

Navržený integrovaný μ -potenciostat je napájen 5 V. Analogová zem je na potenciálu 2,5 V. Analogová zem je generována uvnitř čipu. Zjednodušené schéma analogové části μ -potenciostatu je zobrazeno na obr. 4.2.



Obr. 4.2: Zjednodušené schéma analogové části µ-potenciostatu

Dva operační zesilovače a odporový dělič vytvářejí zpětnou vazbu, která udržuje na referenční elektrodě RE potenciál rovný opačné polaritě vstupního napětí VIN vůči analogové zemi AGND.

4.1.2 Digitální část

Blokové schéma digitální části je zobrazeno na obr. 4.3. Návrh digitální části byl značně složitý díky nedostatku volných pinů. Piny SC a SD jsou určeny pro řízení celé digitální části a částečně i analogové části. Návrh, simulace a implementace digitální části proběhla v nástroji Cadence. Digitální část byla navržena ručně, protože ještě nebyly k dispozici moderní nástroje pro digitální syntézu a fyzickou implementaci.



Obr. 4.3: Blokové schéma digitální části integrovaného CMOS µ-potenciostatu



Obr. 4.4: Časový diagram zápisu do paměti ROM



Obr. 4.5: Časový diagram čtení z paměti ROM

Na obr. 4.4 je zobrazen časový diagram pro zápis do paměti PROM. Na obr. 4.5 je demonstrována sekvence pro čtení z paměti ROM. Podrobný popis digitální části a časových diagramů jsou k nalezení v publikaci [7].

4.1.3 Vypočet chyby analogové části µ-potenciostatu

Každý operační zesilovač není ideální součástkou a vykazuje určité chyby. V našem případě je dominantní chybou vstupní napěťová nesymetrie. Další chybou, se kterou budeme počítat, je relativní chyba odporového děliče.

Rovnice 2.2. může být pak zapsána jako

$$V_{RE} + V_{offs2} = 2(V_{AGND} + V_{offs1}), (1 + Err_{RDIV}) - V_{VIN}, (4.1)$$

kde V_{off1} je napěťová nesymetrie operačního zesilovače OPA1, V_{off2} je napěťová nesymetrie operačního zesilovače OPA2 a *Err*_{RDIV} je relativní chyba odporového děliče.

Napětí $V_{\rm RE}$ může být vyjádřeno se zanedbáním některých členů jako

$$V_{RE} = 2V_{AGND} + 2V_{AGND} \cdot Err_{RDIV} + + 2V_{offs1} - V_{VIN} - V_{offs2}$$

$$(4.2)$$

Absolutní chybu ΔV_{RE} vyjádříme porovnáním rovnic (2.2) a (2.4) jako

$$\Delta V_{RE} = 2V_{AGND} \cdot Err_{RDIV} + 2V_{offs1} - V_{offs2} \cdot$$
(4.3)

Napětí na senzoru je dáno rozdílem potenciálu mezi elektrodou RE a pracovní elektrodou WE, která je připojena k invertujícímu vstupu operačního zesilovače OPA3. Absolutní chyba ΔV_{RE} je pak dána vztahem

$$\Delta V_{RE} = 2V_{AGND} \cdot Err_{RDIV} + 2V_{offs1} - V_{offs2} + V_{offs3}, \qquad (4.4)$$

kde V_{off3} je napěťová nesymetrie operačního zesilovače OPA3.

Předpokládejme, že systematické chyby jsou zanedbatelné oproti náhodným chybám. Napěťová chyba na senzoru může být pak statisticky vyhodnocena jako součet čtverců jednotlivých náhodných chyb.

$$\Delta V_{SENS} = \sqrt{\frac{(2V_{AGND} \cdot Err_{RDIV})^2 + (2V_{offs1})^2 + V_{offs2}^2 + V_{offs3}^2}{(4.5)}}$$

Tuto chybu můžeme však eliminovat tím, že bude provedeno kalibrační měření na přesně známém odporu. Kompletní vypočet chyb vzniklých v analogové části najdete v publikaci [7]

4.2 TOPOLOGIE INTEGROVANÉHO CMOS μ-POTENCIOSTATU

Na obr. 4.6 je zobrazena výsledná topologie integrovaného CMOS μ -potenciostatu v technologii CMOS 0,7 μ m. Navržený integrovaný obvod má velikost 6,4 mm².



Obr. 4.6: Topologie integrovaného CMOS µ-potenciostatu

4.3 MIKROSENZOR S INTEGROVANÝM CMOS μ-POTENCIOSTATEM

Byl navržen nový unikátní mikrosenzor, ne kterém je implementován integrovaný CMOS μ-potenciostat. Výhodou tohoto řešení je zpracování signálů přímo na senzoru. Konečná verze mikrosenzoru s integrovaným CMOS μ-potenciostatem je zobrazena na obr. 4.7.



Obr. 4.7: Mikrosenzor s integrovaným CMOS µ-potenciostatem

5 INTEGROVANÝ CMOS μ-KONDUKTOMETR PRO MĚŘENÍ VODIVOSTI ELEKTROCHEMICKÝCH SENZORŮ

Elektrochemická konduktometrie je známá více než 200 let. Od roku 1980 dochází k miniaturizaci všech typů senzorů a během 20 let došlo k zajímavému vývoji aplikací využívajících vodivostních mikrosenzorů [9, 10]

Byla vyvinuta a patentována modifikovaná metoda bipolárního pulsu, která eliminuje kapacitní chování čidla. Byl vyroben první prototyp na mikročipu, jehož některé části nefungovaly správně. V roce 2006 byla dokončena realizace měřicího integrovaného systému pro měření elektrických vlastností kapalin druhým redesignem mikročipu. Tato poslední verze již byla plně funkční (funkční vzorek). Stěžejními částmi systému jsou zdroj proudu s přepínatelným rozsahem, operační zesilovač s kompenzací ofsetu a spínače umožňující změnu polarity proudu tekoucího senzorem vzhledem k metodě bipolárního impulzu. Nastavitelné proudové rozsahy jsou 1 μ A, 10 μ A a 1 mA. Dále digitální generátor hodinových signálů pro řízení analogové části konduktometru.

5.1 ELEKTRICKÝ MODEL CHEMICKÉ CELY

Zjednodušený elektrický model chemické cely je zobrazen na obr. 5.1. Naše neznámá veličina je odpor R_X , který představuje odpor měřeného elektrolytu. Podrobnější informace jdou nelézt v publikaci [8, 9].



Obr. 5.1: Zjednodušený elektrický model chemické cely

5.2 METODA BIPOLÁRNÍHO PULSU

Přímé a alternativní metody můžou být použity pro měření vodivosti vodních roztoků. Tyto metody nejsou použitelné pro taková měření, kde se začne projevovat sériová kapacita.

Vyvinutá metoda bipolárního pulsu je určena pro měření vodivosti měřené látky, kde se právě vyskytuje sériová kapacita. Dalším důležitým omezením pro měření elektrolytu je ve velikosti amplitudy, která nesmí přesáhnout 100 mV. Princip bipolárního pulsu je vysvětlen na . Pro zpracování signálu ze senzoru jsou určeny fáze Φ 1 a Φ 2. Na konci fáze Φ 2 je na senzoru pouze napětí na odporu R_X.



Obr. 5.2: Metoda bipolárního pulsu

5.3 NÁVRH INTEGROVANÉHO CMOS µ-KONDUKTOMETRU

Blokové schéma integrovaného CMOS µ-konduktometeru je zobrazen na obr. 5.3.



Obr. 5.3: Blokové schéma integrovaného CMOS µ-konduktometru

Časový diagram digitální části integrovaného CMOS μ -konduktometru je zobrazen na obr. 5.4. Elektrochemický senzor je připojen na můstek v bloku bipolárního pulsu. Ve fázích Φ 1 a Φ 2 probíhá samotný bipolární puls, jak bylo vysvětleno na . Ve fázi Φ 3 dochází k sepnutí všech spínačů v bloku bipolárního pulsu, aby mohlo opět dojít k novému měření. Bylo rovněž nutné navrhnout novou metodu kompenzace vstupní napěťové nesymetrie, protože vstupní napěťová nesymetrie může dosahovat v případě použitého operačního zesilovače až 10 mV. Jak už bylo řečeno dříve, hodnota napětí na senzoru nesmí přesáhnout 100 mV díky chemickým procesům. Pokud by nebyla vyřešena kompenzace vstupní napěťové nesymetrie, tak bychom v nejlepším případě nedosáhly chybu menší než 10 %. Na obr. 5.5 je zobrazeno schéma pro kompenzaci vstupní napěťové nesymetrie operačního zesilovače. K uložení hodnoty napětí vstupní napěťové nesymetrie slouží kondenzátor C_C a celá kompenzace je řízena signálem F1_C. Ve fázi Φ 2 dochází rovněž k navzorkování zesílené hodnoty napětí do kondenzátoru C_S v obvodu T/H. Obvod T/H je řízen signálem F4.



Obr. 5.4: Časový diagram digitální části integrovaného CMOS μ-konduktometeru



Obr. 5.5: Kompenzace vstupní napěťové nesymetrie operačního zesilovače

Všechny digitální signály jsou nepřekrývající, aby byla dodržena správná funkce bipolárního pulsu.

5.4 TOPOLOGIE INTEGROVANÉHO CMOS μ-KONDUKTOMETRU



Obr. 5.6: Topologie druhé verze integrovaného CMOS µ-konduktometru

5.5 FINÁLNÍ VERZE PŘÍSTROJE S INTEGROVANÝM CMOS μ-KONDUKTOMETREM

V laboratoři LabSensNano na Ústavu mikroelektroniky vznikl finální přístroj s integrovaným CMOS μ-konduktometrem (obr. 5.7).



Obr. 5.7: Finální přístroj s integrovaným CMOS µ-konduktometrem

Přístroj byl využit pro vodivostní měření pesticidů za využití enzymu haloalkalické dehalogenázy, jejímž autorem je Dr. Damborský z Masarykovy univerzity.

6 INTEGROVANÝ OBVOD REPOMO32 – NOVÝ REKONFIGUROVATELNÝ POLYMORFNÍ INTEGROVANÝ OBVOD PRO ADAPTIVNÍ HARDWARE

Integrovaný obvod REPOMO32 vznikl ve spolupráci s Fakultou informačních technologií v rámci projektu, který vedl doc. Ing. Lukáš Sekanina, Ph.D.

Cílem projektu bylo navrhnout rekonfigurovatelný polymorfní integrovaný obvod pro adaptivní hardware. Integrovaný obvod REPOMO32 byl vyvinut, aby rozpoznával vlastnosti polymorfních obvodů a demonstroval aplikace v polymorfní elektronice. Podrobnější informace lze nalézt v publikaci [11].

6.1 NÁVRH INTEGROVANÉHO OBVODU REPOMO32

Na obr. 6.1 je zobrazena struktura navrženého integrovaného obvodu REPOMO32. Integrovaný obvod REPOMO32 obsahuje pole s 32 konfigurovatelnými logickými elementy. Každý z těchto elementů může být nakonfigurován tak, že dokáže plnit logickou funkci AND, OR, XOR a polymorfní logickou funkci NAND/NOR. Polymorfní funkce NAND/NOR je řízena napěťovou úrovní napájecího napětí.



Obr. 6.1: Architektura integrovaného obvodu REPOMO32

Na obr. 6.2 je zobrazeno polymorfní logické hradlo NAND/NOR na tranzistorové úrovni. V případě, že je napájecí napětí POWER=3.3V, pak plní polymorfní logické hradlo funkci NOR. V případě, že je napájecí napětí POWER=5V, pak plní polymorfní logické hradlo funkci NAND [11].



Obr. 6.2: Polymorfní logické hradlo NAND/NOR

6.2 TOPOLOGIE INTEGROVANÉHO OBVODU REPOMO32

Výsledná topologie integrovaného obvodu REPOMO32 zabírá i s 28 piny plochu 5,51 mm².



32 polymorphic gates

Obr. 6.3: Topologie integrovaného obvodu REPOMO32

7 ZÁVĚR

Vědeckým přínosem předkládané habilitační práce v oblasti metodiky návrhu integrovaných obvodů pracujících ve smíšeném módu je několik. Byla navržena a implementována úplně nová koncepce pro impedanční spektroskopii, která vyústila až v realizaci integrovaného CMOS µspektrometru s využitím modulátoru sigma-delta typu pásmové propusti. Tento definovaný nový obvodový přístup a realizace na čipu nebyla dosud nikde prezentována a je v oblasti zpracování signálů s impedančním chováním elektrod zcela nový. Velká pozornost byla věnována právě matematickému modelu architektury modulátoru sigma-delta typu pásmové propusti v rámci integrovaného CMOS µ-spektrometru. Než došlo k návrhu architektury modulátoru sigma-delta ve zvolené technologii na čip, bylo potřeba celý systém namodelovat a matematicky popsat. K modelování architektury modulátoru sigma-delta typu pásmové propusti jsem využil program MATLAB SIMULINK. K modelování architektury modulátoru sigma-delta typu pásmové propusti je potřeba nejprve vytvořit ideální model. Následně byly do navrženého modulu modulátoru sigma-delta typu pásmové propusti přidány jednotlivé modely s neideálními parametry, např. operační zesilovač, který je použit při realizaci rezonátoru se spínanými kapacitory. Obrovský přínos vidím také v tom, že při návrhu integrovaného CMOS µspektrometru nešlo pouze o zpracování vědeckých teoretických poznatků, které jsou samozřejmě velmi podstatné, ale došlo rovněž k fyzické realizaci v integrované podobě.

Další vědecký přínos byl zcela nový přístup při realizaci generátoru harmonického signálu s využitím digitálního modulátoru sigma-delta a paměti ROM. Myšlenka tohoto řešení je zajímavá v tom, že dochází k obrovské redukci plochy na čipu než v případě řešení s konvenčním DA převodníkem. Myšlenka tohoto nového obvodového řešení vedla rovněž k finální fyzické realizaci na čipu a dosud se ve vědecké komunitě nikde neobjevilo takto koncipované řešení. V rámci integrovaného CMOS µ-spoktrometru byla navržena nová metoda synchronizace, která je v případě navržené koncepce s modulátorem sigma-delta typu pásmové propusti klíčová. Pro realizaci synchronizace se často používá smyčka fázového závěsu (PLL). Hlavním problémem, který realizaci PLL v integrované podobě výrazně ztěžuje, je nutnost použití napěťově řízeného oscilátoru (VCO). Blok PLL jako takový se totiž skládá z fázového komparátoru, filtru typu dolní propust, kmitočtové děličky zapojené ve zpětnovazební smyčce a již zmiňovaného VCO. Nová metoda synchronizace je založena na generátoru harmonického signálu, rychlém komparátoru a digitálním zapracování. Celková přesnost závisí pak pouze na rychlém komparátoru a hodinovém kmitočtu. Největší výhodou nové synchronizační metody je dominantní využití digitálních obvodů, proto je tato synchronizace nezávislá na změně technologického procesu a okolního šumu.

Za další vědecký přínos považuji návrh integrovaného CMOS μ-konduktometru, protože zde byly navrženy nové obvodové principy v podobě *realizace (jako IO) a ověření patentovaného bipolárního pulsu a kompenzace chyb vznikajících v bloku bipolárního pulsu a operačního zesilovače.*

V případě integrovaného CMOS μ -potenciostatu se dá za vědecký přínos považovat koncepční a obvodové řešení jako celek, který byl také takto rovněž prezentován ve vědeckých časopisech a konferencích.

Ve vyjmenovaných oblastech z problematiky návrhu integrovaných obvodů jsou stále nové výzvy pro následující výzkum, kterému se budu nadále intenzivně věnovat.

Je potřeba zmínit, že moje publikované práce z oblasti návrhu integrovaných obvodů pracujících ve smíšeném módu byly citovány. Podle nevýznamnějšího informačního zdroje v oblasti výzkumu a vývoje Web of Science vím nyní o šesti citacích.

Návrh integrovaných obvodů je komplexní problematika, která vyžaduje odborné znalosti v mnoha směrech. Současný návrh integrovaných obvodů můžeme definovat jako obor, který komplexně řeší fyzikální, technologické, obvodářské a systémové otázky integrovaných obvodu (tj. funkčních celků, jejichž části jsou propojeny elektricky i mechanicky tak, že je lze pro účely specifikace, zkoušení a užití pokládat za nedělitelné). V praxi to běžně chodí tak, že návrhářské firmy mají většinou pro každou oblast tým lidí, kteří se věnují právě pouze jedné problematice.

Přínos v pedagogické oblasti vidím v samotné metodice návrhu integrovaných obvodů ve smíšeném módu. Studenti magisterského studia se během svého studia seznámí s metodikou návrhu analogových, digitálních integrovaných obvodů a s moderními návrhovými prostředky. V této chvíli jsou schopni plně navrhovat integrované obvody ve smíšeném módu bez jakýchkoliv omezení v rámci dané technologie od prvotního zadání až po hotový zapouzdřený čip. Dovoluji si tvrdit, že na akademické půdě jsme v metodice návrhu integrovaných obvodů pracujících ve smíšeném módu možná jediní v České republice. Studenti během svého studia neřeší oblast výzkumu a vývoje, ale snažíme se je seznámit s teoretickou a aplikační oblastí návrhu integrovaných obvodů pracujících ve smíšeném módu. Oblast výzkumu a vývoje se snažím oddělovat od pedagogické oblasti. Dokonce není vyloučené, že šikovní studenti magisterského studia se nemohou částečně zapojit do nějaké výzkumné oblasti. Požadavky na praktické i teoretické znalosti studentů v oblasti návrhu a aplikací integrovaných obvodů se neustále zvyšují. Znalost návrhu obvodů pracujících ve smíšeném módu a polovodičových technologií je v dnešní době významná a činí pak absolventy konkurenceschopnějšími na trhu práce.

8 **REFERENCE**

- [1] Internetové stránky <u>www.intel.com</u>
- [2] FUJCIK, L., MICHAELI, L., HAZE, J., VRBA, R., "Sensor Signal Digitization Utilizing a Band-Pass Sigma-Delta Modulator," IEICE TRANSACTIONS on Electronics, vol.E92-C, no.6, pp.860-863, 2009, ISSN: 0916-8516
- [3] HÁZE, J.; FUJCIK, L.; VRBA, R.; PAVLÍK, M.; MICHAELI, L., "The Utilization of Novel Bandpass Sigma-delta Modulator for Capacitance Pressure Sensor Signal Processing," in Radioengineering, vol. 4, s. 79-85, 2008, ISSN:1210-2512.
- [4] FUJCIK, L.; PROKOP, R.; VRBA, R.; HÁZE, J., "Digital Synchronization Utilizing Harmonic Signal Generator for Capacitive Pressure Sensor Measurement," In Proceedings of IEEE International Conference on Systems ICONS 2008. Cancun: 2008. s. 55-58. ISBN: 978-0-7695-3105-2.
- [5] FUJCIK, L.; PROKOP, R., "Design of Harmonic Signal Generator for Capacitive Pressure Sensor Measurement," in Electronics, vol. 3, pp. 29-34, 2008, ISSN: 1313-1842.
- [6] STEFFAN, P, FUJCIK, L., PROKOP, R., STEHLIK, J., HUBALEK, J., "New Micropotenciostat for Thick-Film Sensors," in 20th Anniversary Eurosensors 2006, Göteborg, Sweden: Chalmers University of Technology, 2006. pp. 242-245. ISBN: 978-91-631-9281-4.
- [7] FUJCIK, L., PROKOP, R., PRASEK, J., HUBALEK, J., VRBA, R., "New CMOS Potentiostat as ASIC for Several Electrochemical Microsensors Construction," posláno do časopisu MICROELECTRONICS INTERNATIONAL, 2009
- [8] KREJCI, J.; PRASEK, J.; FUJCIK, L.; KHATIB, S.; HEJATKOVA, E.; JAKUBKA, L., "Screen-printed sensors with graphite electrodes – comparison of properties and physical method of sensitivity enhancement," in MICROELECTRONICS INTERNATIONAL, vol. 21, n.3, pp. 20-24., 2004, ISSN: 1356-5362
- [9] FUJCIK, L., PROKOP, R., VRBA, R., HUBALEK, J., STEFFAN, P., "A Microconductometer Utilizing Bipolar Pulse Method for Electro-Chemical Sensors," in Proceedings of IEEE International Conference on Systems ICONS 2008, Cancun, pp. 59-62, ISBN: 978-0-7695-3105-2
- [10] PROKOP, R.; FUJCIK, L., "ASIC for electro-chemical sensor conductivity measurement using bipolar pulse method," in Electronics, vol. 16, n. 9, pp.43-48, 2007, ISSN: 1313-1842
- [11] L. Sekanina, R. Ruzicka, Z. Vasicek, R. Prokop, L. Fujcik, REPOMO32 New Reconfigurable Polymorphic Integrated Circuit for Adaptive Hardware, IEEE WEAH 2009, IEEE Workshop on Evolvable and Adaptive Hardware, Nashville, USA, 2009

9 SEZNAM AUTOROVÝCH CITACÍ

- [1] Analysis of a Sigma-Delta Resistance-to-Digital Converter for Differential Resistive Sensors Author(s): Mohan NM, George B, Kumar VJ Conference Information: 25th IEEE Instrumentation and Measurement Technology Conf erence, MAY 12-15, 2008 Victoria, CANADA Source: IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT Volume: 58 Issue: 5 Pages: 1617-1622 Published: MAY 2009
- [2] A Dynamic Decoder for First-Order Sigma Delta Modulators Dedicated to Lab-on-Chip Applications Author(s): Miled MA, Sawan M, Ghafar-Zadeh E Source: IEEE TRANSACTIONS ON SIGNAL PROCESSING Volume: 57 Issue: 10 Pages: 4076-4084 Published: OCT 2009 (dva citované články)
- [3] A Configurable Mixed-Signal Architecture for Label-Free Smart Biosensor Applications Author(s): Bissi L, Placidi P, Scorzoni AConference Information: 25th IEEE Instrumentation and Measurement Technology Conference, MAY 12-15, 2008 Victoria, CANADASource: IEEE TRANSACTIONS ON INSTRUMENTATION AND MEASUREMENT Volume: 58 Issue: 5 Pages: 1333-1344 Published: MAY 2009
- [4] Quad-level Bit-Stream Signal Processing on FPGAs Author(s): Ng CW, Wong N, So HKH, et al., Conference Information: International Conference on Field-Programmable Technology, DEC 07-10, 2008 Taipei, TAIWAN, Source: PROCEEDINGS OF THE 2008 INTERNATIONAL CONFERENCE ON FIELD-PROGRAMMABLE TECHNOLOGY Pages: 309-312 Published: 2008
- [5] Recent developments in the field of screen-printed electrodes and their related applications Author(s): Renedo OD, Alonso-Lomillo MA, Martinez MJA Source: TALANTA Volume: 73 Issue: 2 Pages: 202-219 Published: SEP 15 2007

10 PŘÍLOHY

FUJCIK, L., MICHAELI, L., HAZE, J., VRBA, R., "Sensor Signal Digitization Utilizing a Band-Pass Sigma-Delta Modulator," IEICE TRANSACTIONS on Electronics, vol.E92-C, no.6, pp.860-863, 2009, ISSN: 0916-8516

Abstract

This paper presents a system architecture for sensor signal digitization utilizing a band-pass sigma-delta modulator (BP $\Sigma\Delta M$). The first version of the proposed system architecture was implemented in 5V 0.7µm CMOS technology. The proposed system architecture is useful for our capacitive pressure sensor measurement. The paper describes the possibilities of using the proposed enhanced system architecture in impedance spectroscopy and in capacitive pressure sensor measurement. The BP $\Sigma\Delta M$ is well suited for wireless applications. This paper shows another way how to use its advantages.

HÁZE, J.; FUJCIK, L.; VRBA, R.; PAVLÍK, M.; MICHAELI, L., "The Utilization of Novel Bandpass Sigma-delta Modulator for Capacitance Pressure Sensor Signal Processing," in Radioengineering, vol. 4, s. 79-85, 2008, ISSN:1210-2512.

Abstract

The paper deals with a novel approach to processing of pressure sensor signal. A bandpass sigma-delta modulator is used for this purpose. This technique is relatively new and it is not used widely, because this kind of modulator is usually utilized for wireless and video applications. Since the bandpass sigma-delta modulator works within its defined band it is resistant to offsets of its sub-circuits. The main stages of this modulator are implemented by means of switched-capacitor (SC) technique. The article presents the basic ideas of this approach and simulation results of the first order of ideal and real modulator. The paper also shows the design of the phase locked loop (PLL) block for synchronization of sensor signal and modulator driving signal. The simple evaluation board was fabricated for confirmation of the proposed principle. Also shown are the results of the chip testing, the modulator layout and the design and test results of the second order of bandpass sigma-delta modulator briefly.

FUJCIK, L.; PROKOP, R.; VRBA, R.; HÁZE, J., "Digital Synchronization Utilizing Harmonic Signal Generator for Capacitive Pressure Sensor Measurement," In Proceedings of IEEE International Conference on Systems ICONS 2008. Cancun: 2008. s. 55-58. ISBN: 978-0-7695-3105-2.

Abstract

The harmonic signal generator utilizing sigma-delta modulation for capacitive pressure sensor measurement was designed in AMIS CMOS 0.7 μ m technology. Harmonic signal generator is a one of important parts of complex measurement system for capacitive pressure sensor measurement. Whole capacitive measurement system is based on bandpass (BP) $\Sigma\Delta$ modulation. Phasing of harmonic signal and digital sampling signal is main requirement for proper function of capacitive pressure sensor measurement utilizing BP $\Sigma\Delta$ modulator. Harmonic signal generator was designed using VHDL. Synthesis of digital synchronization utilizing harmonic signal generator signal generator was accomplished in Cadence BuildGates and implemented in Cadence Silicon Ensemble.

FUJCIK, L., PROKOP, R., PRASEK, J., HUBALEK, J., VRBA, R., "New CMOS Potentiostat as ASIC for Several Electrochemical Microsensors Construction," posláno do časopisu MICROELECTRONICS INTERNATIONAL, 2009

Abstract

This paper describes design of the new integrated potentiostat system for processing of electrochemical thick-film sensor measurement. Integrated potentiostat solves the problem of measurement of low currents (in order of nA) from electrochemical thick-film sensors. There are leakage currents and noise constraints which could be avoided by on-chip solution. The on-chip solution allows direct chip connection on the basic ceramic plate of electrochemical thick-film sensors. The new concept of electrochemical thick-film technology sensor is presented in this paper. Main advantage of this solution is separating sensitive low potential and low current on-chip electronics placed just on the electrochemical thick-film sensor from control and supply external electronics. All possible errors arising in analog part from the current sensor measurement are given and derived in this paper. The new integrated potentiostat represented by ASIC was designed in CMOS $0,7 \mu m$ technology.

FUJCIK, L., PROKOP, R., VRBA, R., HUBALEK, J., STEFFAN, P., "A Microconductometer Utilizing Bipolar Pulse Method for Electro-Chemical Sensors," in Proceedings of IEEE International Conference on Systems ICONS 2008, Cancun, pp. 59-62, ISBN: 978-0-7695-3105-2

Abstract

This paper presents system architecture for new conductometric electrochemical chip utilizing bipolar pulse technique. The first version of proposed system architecture was implemented 5V 0.7µm CMOS technology. The most important parts of the proposed system architecture are compensated switches and a compensated opamp to avoid influence on offset voltage and clock feedthrough.

L. Sekanina, R. Ruzicka, Z. Vasicek, R. Prokop, L. Fujcik, REPOMO32 – New Reconfigurable Polymorphic Integrated Circuit for Adaptive Hardware, IEEE WEAH 2009, IEEE Workshop on Evolvable and Adaptive Hardware, Nashville, USA, 2009

Abstract

In this paper, a new reconfigurable polymorphic chip (REPOMO32) is introduced. This chip has been developer in order to investigate the electrical properties of polymorphic circuits and demonstrate the applications of polymorphic electronics. REPOMO32 contains an array of 32 configurable logic elements; each of them can perform the AND, OR, XOR and polymorphic NAND/NOR function which is controlled by the level of the power supply voltage. REPOMO32 parameters are reported together with the analysis of polymorphic circuits implemented and evolved in REPOMO32. Potential applications of the chip are also discussed.