Cílem projektu je rozvoj stávajících a návrh nových automatizovaných metod a nástrojů pro modelování a prototypování moderních paralelních a distribuovaných systémů a pro ověřování korektnosti těchto systémů a nebo jejich částí na úrovni specializovaných abstraktních modelů i prototypů. Řešení vychází převážně z původního matematického modelu objektově orientovaných Petriho sítí, který byl vytvořen řešiteli na FIT VUT v Brně a který spojuje výhody vysokoúrovňových Petriho sítí s výhodami objektově orientovaných návrhových technologií. Pro potřeby ověřování korektnosti uvažovaných systémů budou rozvíjeny metody efektivní simulace a formální analýzy a verifikace, včetně možnosti paralelního či distribuovaného řešení. Projekt přinese metodologii a příslušné počítačové nástroje pro podporu modelování a prototypování paralelních a distribuovaných systémů s využitím vybraných metod formální analýzy a verifikace. Vyvinuté počítačové nástroje budou integrovány ve formě otevřeného prostředí, využitelného jak pro podporu navazujícího výzkumu, tak v reálných aplikacích.

Description in English
The goal of the project is to improve the existing and to propose new automated methods and tools for modelling and prototyping modern concurrent and distributed systems and for checking correctness of such systems (or their key parts) at the level of specialized abstract models as well as prototypes. The proposed approach builds to a large degree upon the original formal model of object-oriented Petri nets that has been proposed by the project team members at the Faculty of Information Technology of the Brno University of Technology and that combines advantages of high-level Petri nets and object-oriented design technologies. The project will bring in a methodology and computer-aided tools for modelling and prototyping concurrent and distributed computerized systems with various methods applicable for validating correctness of these systems. For the needs of the correctness validation,methods of efficient simulation and formal analysis and verification (including the possibility of their parallel or distributed solution) will be being developed. The tools resulting from the project will be integrated in an open and flexible environment useful both as a support for future research as well as for real applications.

Keywords
Modeling, simulation, verification, prototyping, parallel, distrubuted

Key words in English
Modeling, simulation, verification, prototyping, parallel, distrubuted

GA102/04/0780

Czech

Češka Milan, prof. RNDr., CSc. - principal person responsible

Faculty of Information Technology
- responsible department (13.5.2004 - not assigned)
Automated Analysis and Verification Research Group - VeriFIT
- internal (2.4.2003 - 31.12.2006)
Petri Nets Research Group
- internal (2.4.2003 - 31.12.2006)
System Modelling and Optimization Research Group
- internal (2.4.2003 - 31.12.2006)
Faculty of Information Technology
- beneficiary (13.5.2004 - not assigned)

JANOUŠEK, V.; KIRONSKÝ, E.: SmallDEVS-2006-07-18 (1. verze s GUI). https://www.fit.vut.cz/research/product/861/. URL: https://www.fit.vut.cz/research/product/861/. (software)
Detail

JANOUŠEK, V.: SmallDEVS-2005-02-21. https://www.fit.vut.cz/research/product/856/. URL: https://www.fit.vut.cz/research/product/856/. (software)
Detail

JANOUŠEK, V.: SmallDEVS-2004-03-19. https://www.fit.vut.cz/research/product/855/. URL: https://www.fit.vut.cz/research/product/855/. (software)
Detail

HABERMEHL, P.; VOJNAR, T. Regular Model Checking Using Inference of Regular Languages. Proceedings of 6th International Workshop on Verification of Infinite-State Systems -- INFINITY 2004. London: 2004. p. 61-71.
Detail

VOJNAR, T. Cut-offs and Automata in Formal Verification of Infinite-State Systems. FIT Monograph 1. FIT Monograph 1. Brno: Faculty of Information Technology BUT, 2007. 189 p. ISBN: 978-80-214-3547-6.
Detail

ROGALEWICZ, A. Verification of Programs with Complex Data Structures. Brno: 2007. 122 p. ISBN: 978-80-214-3548-3.
Detail

HABERMEHL, P., RADU, I., VOJNAR, T. Automata-based Verification of Programs with Tree Updates. Verimag Technical Report number TR-2005-16, Grenoble: VERIMAG, 2005.
Detail

JANOUŠEK, V.; KOČÍ, R. PNtalk Project: Current Research Direction. Simulation Almanac 2005. Praha: Faculty of Electrical Engineering, Czech Technical University, 2005. p. 50-62. ISBN: 80-01-03322-8.
Detail

VOJNAR, T.; ČEŠKA, M.; ROGALEWICZ, A.; ERLEBACH, P.; HOLÍK, L.; BOUAJJANI, A.; HABERMEHL, P.; TOUILI, T.; MORO, P. Automatická verifikace programů s dynamickými datovými strukturami. Inovační podnikání & transfer technologií, 2008, roč. 2008, č. 1, s. 21-22. ISSN: 1210-4612.
Detail

BOUAJJANI, A.; HABERMEHL, P.; VOJNAR, T. Abstract Regular Model Checking. Lecture Notes in Computer Science, 2004, vol. 2004, no. 3114, p. 372-386. ISSN: 0302-9743.
Detail

HABERMEHL, P.; VOJNAR, T. Regular Model Checking Using Inference of Regular Languages. ELECTRONIC NOTES IN THEORETICAL COMPUTER SCIENCE, 2005, vol. 138, no. 3, p. 21-36. ISSN: 1571-0661.
Detail

BOUAJJANI, A.; HABERMEHL, P.; ROGALEWICZ, A.; VOJNAR, T. Abstract Regular Tree Model Checking. ELECTRONIC NOTES IN THEORETICAL COMPUTER SCIENCE, 2006, vol. 149, no. 1, p. 37-48. ISSN: 1571-0661.
Detail

VOJNAR, T.; ČEŠKA, M.; ERLEBACH, P. Pattern-Based Verification of Programs with Extended Linear Linked Data Structures. ELECTRONIC NOTES IN THEORETICAL COMPUTER SCIENCE, 2006, vol. 2006, no. 145, p. 113-130. ISSN: 1571-0661.
Detail

IOSIF, R.; HABERMEHL, P.; VOJNAR, T.; BOUAJJANI, A.; BOZGA, M.; MORO, P. Programs with Lists are Counter Automata. Computer Aided Verification. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2006. p. 517-531. ISBN: 978-3-540-37406-0.
Detail

VOJNAR, T.; BOUAJJANI, A.; HABERMEHL, P.; MORO, P. Verifying Programs with Dynamic 1-Selector-Linked Structures in Regular Model Checking. Tools and Algorithms for the Construction and Analysis of Systems. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2005. p. 13-29. ISBN: 978-3-540-25333-4.
Detail

HABERMEHL, P.; IOSIF, R.; VOJNAR, T. Automata-based Verification of Programs with Tree Updates. Tools and Algorithms for the Construction and Analysis of Systems. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2006. p. 350-364. ISBN: 978-3-540-33056-1.
Detail

SMRČKA, A.; ŘEHÁK, V.; VOJNAR, T.; ŠAFRÁNEK, D.; MATOUŠEK, P.; ŘEHÁK, Z. Verifying VHDL Design with Multiple Clocks in SMV. In Formal Methods: Applications and Technology. Lecture Notes in Computer Science. Lecture Notes in Computer Science 4346. Bonn: Springer Verlag, 2007. p. 148-164. ISBN: 978-3-540-70951-0. ISSN: 0302-9743.
Detail

BOUAJJANI, A.; HABERMEHL, P.; ROGALEWICZ, A.; VOJNAR, T. Abstract Regular Tree Model Checking of Complex Dynamic Data Structures. Static Analysis. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2006. p. 52-70. ISBN: 978-3-540-37756-6.
Detail

MATOUŠEK, P.; SMRČKA, A.; VOJNAR, T. High-Level Modelling, Analysis, and Verification on FPGA-Based Hardware Design. Correct Hardware Design and Verification Methods. Lecture Notes in Computer Science. Lecture Notes in Computer Science 3725/2005. Berlin: Springer Verlag, 2005. p. 371-375. ISBN: 978-3-540-29105-3. ISSN: 0302-9743.
Detail

KŘENA, B.; ČEŠKA, M.; VOJNAR, T. Parallel State Space Generation and Exploration on Shared-Memory Architectures. Computer Aided Systems Theory - EUROCAST 2005. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2005. p. 275-280. ISBN: 978-3-540-29002-5.
Detail

Responsibility: Češka Milan, prof. RNDr., CSc.