Publication detail

Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

MIKA, D.

Original Title

Uplatnění formálních postupů při návrhu řadiče testu číslicového systému

English Title

The formal method exercising in design of the test controller for digital circuits

Type

article in a collection out of WoS and Scopus

Language

Czech

Original Abstract

Práce se zabývá procesem návrhu řadiče testu na úrovni meziregistrových přenosů (anglicky RTL = Register Transfer Level). Je v ní diskutována problematika přenosu diagnostických dat k testovanému prvku a modelování činnosti řadiče testu při nastavování I-cest za použití formálního prostředku - časovaného automatu. V závěru je nastíněn možný přístup paralelního testování obvodových prvků.

English abstract

The paper deals with the process of the test controller desing on register transfer level. The problem of diagnostic data transport to the test element and modelling of the test controller function with the help of the timed automata as formal tool is discused. The principle of parallel test access mechanism is shortly explained. 

Keywords

Testovatelnost, test, řadič testu, časovaný automat.

Key words in English

Testability, test, test controller, timed automaton

Authors

MIKA, D.

RIV year

2003

Released

24. 9. 2003

Publisher

Fakulta informačních technologií VUT v Brně

Location

Brno

ISBN

80-214-2471-0

Book

Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků

Pages from

17

Pages to

23

Pages count

7

BibTex

@inproceedings{BUT10888,
  author="Daniel {Mika}",
  title="Uplatnění formálních postupů při návrhu řadiče testu číslicového systému",
  booktitle="Počítačové Architektury & Diagnostika Pracovní seminář pro studenty doktorského studia Sborník příspěvků",
  year="2003",
  pages="17--23",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="80-214-2471-0"
}