Využití dynamické rekonfigurace vestavěných systémů pro monitorování počítačových sítí

Applying dynamic reconfiguration of embedded systems for network monitoring

article in a collection out of WoS and Scopus

Czech

Článek představuje architekturu vestavěného systému pro monitorování počítačových sítí. Architektura využívá systém na čipu s integrovanou rekonfigurovatelnou logikou (FPGA). Díky úzké integraci procesoru a FPGA je možné využít částečné dynamické rekonfigurace pro akceleraci časově kritických operací. Lze tak vytvořit systém s nižší cenou, menšími nároky na spotřebu a s menšími rozměry při zachování dostatečné výkonnosti.

The article introduces an architecture of an embedded system intended for network monitoring. The architecture utilizes a system-on-chip with an integrated reconfigurable logic (FPGA). The tight integration between the processor and FPGA enables to take advantage of partial dynamic reconfiguration for acceleration of time-critical operations. It is possible to create system with lower price, lower power consumption and smaller size while preserving the througput of the system.

FPGA, Partial Dynamic Reconfiguration, ARM, System-on-Chip, HW/SW codesign

FPGA, Partial Dynamic Reconfiguration, ARM, System-on-Chip, HW/SW codesign

VIKTORIN, J.

2014

24. 6. 2014

Technická univerzita v Liberci

Liberec

978-80-7494-027-9

Počítačové architektury a diagnostika 2014

50

55

6

http://pad2014.fm.tul.cz/docs/PAD2014-elektronicky_online.pdf