Publication detail

Automatizované mapování architektur s proměnným počtem výpočetních elementů

MARTÍNEK, T.

Original Title

Automatizované mapování architektur s proměnným počtem výpočetních elementů

English Title

Automated mapping of architectures with variable number of processing elements

Type

article in a collection out of WoS and Scopus

Language

Czech

Original Abstract

Architektury číslicových obvodů jsou často složeny z opakujících se elementů tvořených z výpočetních jednotek nebo paměťových bloků. Tyto výpočetní elementy jsou často organizovány do n-rozměrných polí nebo stromových struktur s cílem dosáhnout co nejvyšší výkonnosti. Proces automatizovaného mapování takovýchto architektur do čipů s omezeným množstvím zdrojů je komplikován řadou faktorů. Mezi ty hlavní patří zejména výpočet rozměrů architektury, způsob implementace dílčích částí architektury a případně výběr zdrojů, ze kterých budou složeny. Tento článek popisuje základní rámec metody pro automatizované mapování architektur složených z proměnného počtu výpočetních elementů. Navrhovaná metoda je experimentálně ověřena na příkladě obvodu pro hledání podobnosti dvou řetězců algoritmem Smith-Waterman a dosažené výsledky jsou porovnány s ostatními přístupy v této oblasti.

English abstract

Architectures of digital circuits are usually composed of repetitive elements in form of computation units or memory blocks. These elements are usuallt organized to n-dimensional arrays or tree structures. The process of automated mapping of such architectures into the chips with limited amount of resources is complicated by several factors. To the most important ones belong: computation of architecture dimensions, selection of type of resources for element individual parts. This paper describes the basic framework of such method for automated mapping of architectures composed of variable number of processing elements. Proposed method is evaluated on example of circuit for approximate string matching using Smith-Waterman algorithm and achieved results are compared with others approaches in this area.

Keywords

High-Level Sythesis, Design Space Exploration, FPGA technology, Approximate String Matching.

Key words in English

High-Level Sythesis, Design Space Exploration, FPGA technology, Approximate String Matching.

Authors

MARTÍNEK, T.

RIV year

2007

Released

17. 9. 2007

Publisher

Západočeská univerzita v Plzni

Location

Plzeň

ISBN

978-80-7043-605-9

Book

Počítačové architektury a diagnostika 2007. Česko-slovenský seminář pro studenty doktorandského studia

Pages from

77

Pages to

83

Pages count

7

BibTex

@inproceedings{BUT26074,
  author="Tomáš {Martínek}",
  title="Automatizované mapování architektur s proměnným počtem výpočetních elementů",
  booktitle="Počítačové architektury a diagnostika 2007. Česko-slovenský seminář pro studenty doktorandského studia",
  year="2007",
  pages="77--83",
  publisher="Západočeská univerzita v Plzni",
  address="Plzeň",
  isbn="978-80-7043-605-9"
}