Publication detail

Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design

GAJDA, Z. SEKANINA, L.

Original Title

Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design

Type

article in a collection out of WoS and Scopus

Language

English

Original Abstract

V článku je ukázáno, že evoluční návrh obvodů vedený na úrovni hradel umožňuje generovat inovativní řešení i na úrovni tranzistorů. Pomocí nekonvenčních hradel NAND/NOR a NOR/NAND byly nalezeny nové implementace sčítaček a majoritních obvodů, které obsahují méně tranzistorů než existující řešení. Použití nekonvenčních hradel rovněž vedlo k zjednodušení problému pro evoluční algoritmus. 

Keywords

digital circuit, evolutionary design, cartesian genetic programming

Authors

GAJDA, Z.; SEKANINA, L.

RIV year

2007

Released

13. 7. 2007

Publisher

Association for Computing Machinery

Location

New York

ISBN

9781595936974

Book

2007 Genetic and Evolutionary Computation Conference

Pages from

245

Pages to

252

Pages count

8

URL

http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf

BibTex

@inproceedings{BUT28799,
  author="Zbyšek {Gajda} and Lukáš {Sekanina}",
  title="Reducing the Number of Transistors in Digital Circuits Using Gate-Level Evolutionary Design",
  booktitle="2007 Genetic and Evolutionary Computation Conference",
  year="2007",
  pages="245--252",
  publisher="Association for Computing Machinery",
  address="New York",
  isbn="9781595936974",
  url="http://www.fit.vutbr.cz/~sekanina/publ/gecco07/gajda-sekanina.pdf"
}