Publication detail

Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA

STRAKA, M.

Original Title

Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA

English Title

Checker Generator for Comunication Protocols XILINX FPGA

Type

article in a collection out of WoS and Scopus

Language

Czech

Original Abstract

Článek se zabývá návrhem nové metodologie založené na automatizovaném vytváření hlídacích obvodů pro testování správnosti komunikačních protokolů a tvoří první krok a nejnižší vrstvu našich cílů pro vývoj systémů odolných proti poruchám na bázi FPGA. Pro automatizované vytváření hlídacích obvodů je definován formální jazyk pro popis chováni protokolu a navržen nástroj pro generování hlídacího obvodu v jazyce VHDL na základě tohoto popisu. Evaluace nové metodologie je provedena na komunikačním protokolu LocalLink vyvinutý firmou XILINX. V závěru jsou zhodnoceny vlastnosti nově prezentované metodiky a možnosti jejího využití v disertační práci.

English abstract

In this paper, checker Generator for Comunication Protocols XILINX FPGA is described.

Keywords

hlídací obvod, komunikační protokol, VHDL, FPGA

Key words in English

checker, comunication protocol, VHDL, FPGA

Authors

STRAKA, M.

RIV year

2007

Released

3. 9. 2007

Publisher

Západočeská univerzita v Plzni

Location

Plzeň

ISBN

978-80-7043-605-9

Book

Počítačové architektury a diagnostika 2007

Pages from

129

Pages to

136

Pages count

7

URL

https://www.fit.vut.cz/research/publication/8441/

BibTex

@inproceedings{BUT28839,
  author="Martin {Straka}",
  title="Generátor hlídacích obvodů pro komunikační protokoly Xilinx FPGA",
  booktitle="Počítačové architektury a diagnostika 2007",
  year="2007",
  pages="129--136",
  publisher="Západočeská univerzita v Plzni",
  address="Plzeň",
  isbn="978-80-7043-605-9",
  url="https://www.fit.vut.cz/research/publication/8441/"
}

Documents

pad07.pdf