Publication detail

Identifikace testovatelných bloků v obvodu na úrovni RT

HERRMAN, T.

Original Title

Identifikace testovatelných bloků v obvodu na úrovni RT

English Title

Testable Block Identification in RT Level Circuits

Type

article in a collection out of WoS and Scopus

Language

Czech

Original Abstract

V článku je prezentován formální model Testovatelného Bloku v obvodu na úrovni RT. Je definována metodika jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.

English abstract

The formal model of Testable block on RT level is presented in the paper. Principles of identification of Testable block are defined. In the next part the details of implementation of methodology is described. At the end of paper is stated contend of doctoral thesis.

Keywords

Testovatelný Blok, formální model, testovatelnost, metoda scan, evoluční algoritmus, úroveň RT

Key words in English

Testable Block, formal model, testability, scan method, evolutionary algorithm, RT level

Authors

HERRMAN, T.

RIV year

2008

Released

1. 9. 2008

Publisher

Technická univerzita v Liberci

Location

Liberec

ISBN

978-80-7372-378-1

Book

Počítačové architektury a diagnostika 2008

Pages from

25

Pages to

35

Pages count

11

BibTex

@inproceedings{BUT30727,
  author="Tomáš {Herrman}",
  title="Identifikace testovatelných bloků v obvodu na úrovni RT",
  booktitle="Počítačové architektury a diagnostika 2008",
  year="2008",
  pages="25--35",
  publisher="Technická univerzita v Liberci",
  address="Liberec",
  isbn="978-80-7372-378-1"
}