Publication detail

Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů

STRNADEL, J.

Original Title

Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů

English Title

Testability Analysis and Improvements of Register-Transfer Level Digital Circuits

Type

book

Language

Czech

Original Abstract

Práce se věnuje problematice analýzy testovatelnosti číslicových obvodů popsaných na úrovni megistrových přenosů. V práci je ukázáno, že je-li každý modul z knihovny modulů tvořících strukturu daného obvodu vybaven kromě informace vztažené k návrhu i vhodnou diagnostickou informací, pak je možno docílit přesnějšího ohodnocení testovatelnosti daného obvodu. K popisu zmíněné informace je využit matematický model založený na tzv. koncepci virtuálních portů. Samotná metoda analýzy testovatelnosti je založena na analýze dvou orientovaných grafů představujících model toku diagnostických dat daným obvodem. Zvlášť je modelován datový tok vzorků a odezev. V závěru práce jsou nastíněny možnosti uplatnění navržené metody v praxi a prezentovány experimentální výsledky dosažené aplikací této metody v několika oblastech souvisejících s automatizací návrhu pro snadnou testovatelnost.

English abstract

The work deals with problems related to testability analysis method applicable to regis-ter-transfer level digital circuits. It is shown if each module stored in a design library is equipped both with information related to design and information related to testing, then more accurate testability results can be achieved. A mathematical model based on so-called virtual port conception is utilized to describe the information and proposed testability analysis method. The method is based on the idea of searching two special digraphs, each of them modeling transfers of diagnostic data within circuit data path. It is important that transfers of vectors and responses are modeled separately. At the end of the work, possible applications of the method in practise are outlined together with experimental results gained by the method in several areas related to automation of design for testability process.

Keywords

analýza testovatelnosti, číslicový obvod, datová cesta, diagnostika, grafový algoritmus, hierarchický test, návrh pro snadnou testovatelnost, testovatelnost, transparentnost, úroveň meziregistrových přenosů

Key words in English

testability analysis, digital circuit, data path, graph algorithm, diagnostics, hierarchical test, design for testability, testability, transparency, register-transfer level

Authors

STRNADEL, J.

RIV year

2008

Released

28. 2. 2008

Publisher

Fakulta informačních technologií VUT v Brně

Location

Brno

ISBN

978-80-214-3599-5

Pages count

187

URL

https://www.fit.vut.cz/research/publication/8570/

BibTex

@book{BUT61936,
  author="Josef {Strnadel}",
  title="Analýza a zlepšení testovatelnosti číslicových obvodů na úrovni meziregistrových přenosů",
  year="2008",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  pages="187",
  isbn="978-80-214-3599-5",
  url="https://www.fit.vut.cz/research/publication/8570/"
}

Documents

strnadel-phdthesis-fitmono.pdf