Optimalizace aplikace testu číslicových systémů pro nízký příkon

Digital systems test application optimization for low power consumption

book

Czech

V knize jsou zavedeny základní pojmy související s příkonem číslicového obvodu, analyzovány příčiny zvýšeného příkonu obvodu během aplikace testu při srovnání s běžným funkčním režimem činnosti a popsány existující metody pro redukci dynamické a statické složky příkonu obvodu během aplikace testu. Dále je prezentována metoda založená na principu současné optimalizace pořadí aplikace testovacích vektorů a pořadí zapojení registrů do řetězce scan. Ta je primárně určena pro redukci dynamické složky příkonu u obvodů obsahujících plný řetězec scan, avšak je úspěšně použitelná i pro kombinační obvody bez řetězce scan. Metoda využívá genetický algoritmus pro prohledávání rozsáhlého stavového prostoru úlohy, přičemž pro stanovení příkonu obvodu je využívána simulace testu s využitím standardní technologické knihovny - to umožňuje získat přesnější výsledky ve srovnání s jednoduššími metodami založenými např. na výpočtu Hammingovy vzdálenosti mezi jednotlivými testovacími vektory. Metoda byla implementována a poté ověřena nad dostupnými sadami benchmarkových obvodů. V práci jsou rovněž prezentovány dosažené výsledky včetně porovnání s výsledky existujících metod.

At the beggining of the book, folowing information is presented and described in detail: basic terms related to power consumption of digital circuits, the analysis of sources of increased power consumption during the test application in comparison with normal functional mode of operation, overview of existing methods for reduction of dynamic and static power consumption during the test application. Afterwards, proposed method for simultaneous reordering of test vectors and scan registers is outlined, illustrated and described by algorithms. The method was primarily utilized to reduce dynamic part of power consumption of full scan based circuits, but it is applicable to combinatorial circuits too. For the exploration of the huge solution state space, the genetic algorithm was utilized. During the fitness computation, power consumption is evaluated by simulating a test application over the technological library. Proposed approach is able to achieve more precise results in comparison to simple methods, e.g., methods based on computation of Hamming distance between test vectors. Presented method was implemented and then tested over available sets of benchmark circuits. Results collected during the experiments as well as comparison with existing methods are presented at the end of the book.

číslicový obvod, testovací vektory, scan registry, optimalizace testu, redukce příkonu

digital circuit, test vectors, scan registers, test optimization, power consumption, power dissipation, reduction

ŠKARVADA, J.; KOTÁSEK, Z.; STRNADEL, J.

2010

15. 12. 2010

Fakulta informačních technologií VUT v Brně

Brno

978-80-214-4209-2

142