Detail předmětu

Metody návrhu digitálních integrovaných obvodů

FEKT-LNDOAk. rok: 2011/2012

Aspekty návrhu a nároky kladené na digitální integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS).
Nové obvodové principy, moderní stavební bloky ASIC. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití profesionálních programových balíků (CADENCE) pro procvičení komplexního návrhu digital IO včetně topologie masek.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

doc. Ing. Lukáš Fujcik, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Výsledky učení předmětu

Studenti budou seznámeni s procesem návrhu digitálních integrovaných obvodů. Důraz bude kladen na znalost digitálních integrovaných struktur, algoritmy a praktické aspekty simulace, rozmístění a propojení bloků a na získání praktických dovedností (vytváření masek IO, ověřování vlastností simulačními programy). Aktivní znalost jazyka VHDL.

Prerekvizity

Jsou požadovány znalosti na úrovni bakalářského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Učební cíle

Cílem je seznámit studenty s pokročilými metodami návrhu moderních digitálních integrovaných obvodů. Budou seznámeni se složitějšími funkčními bloky, jejich návrhem (včetně topografie), vlastnostmi a aplikacemi.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

Baker, J.R.:"CMOS circuit design, layout and simulation", IEEE Press a Wiley Interscience, ISBN 0-471-70055-X, 2005

Zařazení předmětu ve studijních plánech

  • Program EEKR-ML magisterský navazující

    obor ML-MEL , 2 ročník, zimní semestr, povinný

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1 ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

Druhy digitálních integrovaných obvodů CMOS. Základní typové řady.
Obvody ASIC, programovatelné obvody. Topografie integrovaných obvodů a jejich výroba.
Základní funkční bloky digitálních integrovaných obvodů. Kombinační logické obvody.
Charakterizace obvodů CMOS. Simulace na elektrické a na logické úrovni.
Sekvenční logické obvody. Dynamické logické obvody.
Alternativní logické struktury(BiCMOS, GaAs).
Návrh subsystémů a funkčních bloků (sčítačka, paralelní násobička, paměť ROM, RAM, EPROM)
Nízkopříkonové obvody CMOS.
Návrhové metodiky. Návrhové a simulační prostředky.
Rozmístnění a propojení, přířazení vývodů. Vstupní a výstupní obvody a vývody.
Testování, návrh testovatelných obvodů, návrh vyrobitelných obvodů.
Jazyk VHDL.
Intelektuální vlastnictví (intellectual property, IP), systémy na čipu (system on a chip, SOC). Ekonomické aspekty návrhu, výroby a aplikací integrovaných obvodů.

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

1) Statická charakteristika MOS invertorů
2) Analýza, návrh a simulace invertoru s odporovou zátěží. Výpočet kritických parametrů
3) Analýza, návrh a simulace invertoru s tranzistorovou zátěží. Výpočet kritických parametrů
4) Analýza, návrh a simulace CMOS invertoru. Výpočet kritických parametrů
5) Dynamické vlastnosti CMOS invertoru – vliv parazitních kapacit, propojení atd.
6) Výpočet a simulace zpoždění CMOS invertoru v závislosti na výstupní kapacitě – dosažení požadovaného pracovního kmitočtu
7) Návrh a simulace kombinačních CMOS obvodů
8) Návrh a simulace sekvenčních CMOS obvodů
9) Návrh a implementace kombinačních obvodů do FPGA s využitím VHDL (souběžné příkazy)
10) Návrh a implementace sekvenčních obvodů do FPGA s využitím VHDL (sekvenční příkazy)
11) Návrh jednoduchých stavových automatů s použitím návrhového prostředí StateCad
12) Návrh stavového automatu pomocí VHDL – případová studie 1
13) Návrh digitálního systému pomocí VHDL – případová studie 2
Návrh digitálního obvodu ASIC - případová studie. (Nastavení návrhového prostředí, demo úloha. Elektrická simulace digitálních obvodů. Logická simulace, kritická cesta. Analýza nejhoršího případu, hazardy. Základní funkční bloky digitálních IO. Standardní řady obvodů CMOS. Programovatelné obvody. Návrh rozmístění a propojení. Jazyk VHDL - struktura a syntaxe. Jazyk VHDL - statické a dynamické struktury. Jazyk VHDL - komplexní příklad. Testovatelnost.)