Detail předmětu

Signálové procesory

FEKT-MSPRAk. rok: 2011/2012

Definice signálového procesoru, jeho odlišnosti od ostatních mikroprocesorů. Generace signálových procesorů a jejich výrazné znaky, trendy vývoje. Základní architektury signálových procesorů - harvardská architektura, architektura typu VLIW. Formáty čísel s pevnou a pohyblivou řádovou čárkou, standard IEEE-754. Signálové procesory s pevnou řádovou čárkou firmy Texas Instruments řady TMS320C6400. Jádro procesoru, rozdělení funkčních jednotek, adresovací režimy. Instrukční soubor a způsob jeho použití. Návaznost na vyšší programovací jazyky, intrinsic funkce, implementačně závislé příkazy pragma. Implementace číslicových filtrů FIR a IIR v signálovém procesoru, nekanonické a kanonické struktury, analýza vlivu kvantování pomocí Masonova pravidla, úprava přenosové funkce pro implementaci v pevné řádové čárce. Implementace adaptivních filtrů s algoritmem typu LMS. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, struktura algoritmu FFT. Souhrn periferií, mapování paměti, komunikace s vnějšími obvody, přímý přístup do paměti DMA. Algoritmy zpracování v reálném čase, použití kruhové vyrovnávací paměti a double buffering.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

doc. Ing. Petr Sysel, Ph.D.

Zajišťuje ústav

Ústav telekomunikací (UTKO)

Výsledky učení předmětu

Student bude umět navrhnout a upravit algoritmy číslicového zpracování signálů pro implementaci na signálovém procesoru. Bude znát základní architektury signálových procesorů, jejich vlastnosti a využití v praktických aplikacích.

Prerekvizity

Jsou požadovány základní znalosti z oblasti číslicového zpracování signálů a mikroprocesorové techniky.

Plánované vzdělávací činnosti a výukové metody

Přednášky mají charakter výkladu základních principů, metodologie dané disciplíny, problémů a jejich řešení.
Cvičení na počítači probíhá ve vývojovém prostředí Code Composer Studio. K dispozici jsou vývojové kity TMDSDSK6416 Texas Instruments TMDSDSK6416, funkční generátory a osciloskopy Agilent.

Způsob a kritéria hodnocení

Řešení zadaného projektu 20 bodů
Test ve cvičeních 10 bodů
Úlohy ve cvičeních 10 bodů
Ústní zkouška 60 bodů

Osnovy výuky

1. Dělení signálových procesorů do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura a architektura VLIW.
2. Formáty zobrazení čísel, formáty záporných čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Architektura signálových procesorů firmy Texas Instruments řady TMS320C6400, jádro procesoru, funkční jednotky, registry, specifické instrukce.
4. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
5. Instrukční soubor, zápis programu v asembleru.
6. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
7. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí.
8. Vliv kvantování na vlastnosti číslicových filtrů, mezní cykly, úprava číslicových filtrů pro signálové procesory.
9. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
10. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, implementace algoritmu rychlé Fourierovy transformace.
11. Periferie na čipu, řadič DMA, obsluha přerušení.
12. Sběrnice, připojení vnějších prvků.
13. Signálové procesory s pohyblivou řádovou čárkou.

Učební cíle

Cílem předmětu je seznámit studenty s architekturou a základními vlastnostmi signálových procesorů s pevnou a pohyblivou čárkou, popsat způsob programování v asembleru a uvést souvislost s vyššími programovacími jazyky. Je uvedena implementace algoritmů lineární a adaptivní číslicové filtrace a spektrální analýzy s FFT.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Účast na přednáškách je nepovinná
Účast na počítačových cvičení je povinná
Odevzdání samostatného projektu je povinné
Závěrečná písemná zkouška je povinná

Základní literatura

Smékal, Z., Sysel, P. Signálové procesory. 1. vydání. Praha: Sdělovací technika, 2006. 283 s. ISBN 80-86645-08-8 (CS)
SMÉKAL, Z., VÍCH, R.: Signal Processing on Digital Signal Processors (Zpracování signálů se signálovými procesory). Radix spol. s.r.o, Praha 1998. ISBN 80-86031-18-7 (In Czech) (CS)

Zařazení předmětu ve studijních plánech

  • Program EEKR-M magisterský navazující

    obor M-SVE , 1 ročník, zimní semestr, volitelný mimooborový
    obor M-TIT , 2 ročník, zimní semestr, volitelný oborový
    obor M-EST , 2 ročník, zimní semestr, volitelný oborový
    obor M-BEI , 2 ročník, zimní semestr, volitelný mimooborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1 ročník, zimní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

doc. Ing. Petr Sysel, Ph.D.

Osnova

1. Dělení signálových procesorů do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura.
2. Formáty zobrazení čísel, formáty záporných čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Architektura signálových procesorů firmy Freescale, aritmeticko-logická jednotka, registry, specifické instrukce.
4. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
5. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí, hardwarové cykly.
6. Skladba a zápis programu v asembleru.
7. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
8. Vliv kvantování na vlastnosti číslicových filtrů, mezní cykly, úprava číslicových filtrů pro signálové procesory.
9. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
10. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, implementace algoritmu rychlé Fourierovy transformace.
11. Periferie na čipu, řadič DMA, obsluha přerušení.
12. Sběrnice, připojení vnějších prvků.
13. Signálové procesory s pohyblivou řádovou čárkou. Architektura VLIW a VLES.

Laboratorní cvičení

26 hod., povinná

Vyučující / Lektor

doc. Ing. Petr Sysel, Ph.D.

Osnova

1. Integrované vývojové prostředí CodeWarrior Development Studio, základní direktivy překladače.
2. Aritmetika v pevné řádové čárce, realizace násobení, saturace.
3. Jádro signálového procesoru 56F8367, příklady použití registrů procesoru. Implementace výpočtu polynomiálních funkcí.
4. Adresovací jednotka, implementace funkcí pomocí tabulky hodnot (lookup table).
5. Nepřímá adresace, implementace lineárního a cyklického adresování.
6. Hardwarové cykly DO, implementace číslicového filtru typu FIR.
7. Implementace číslicových filtrů typu IIR.
8. Bitově reverzní adresování, implementace algoritmu FFT.
9. Jednotka řízení programu, implementace obsluhy přerušení.
10. Periferie na čipu, implementace komunikace po sériové lince.
11. Čítač, časovač, příklady použití.
12. Implementace komunikace DSP s externími A/D a D/A převodníky.
13. Odevzdání samostatných projektů.