Detail předmětu

Design of analog integrated circuits

FEKT-CNAOAk. rok: 2012/2013

Členění integrovaných obvodů. Aspekty návrhu a nároky kladené na
analogové integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS) - jejich vlastnosti a srovnání. Návrh a simulace základní bloků analogových IO (proudové zrcadla a referenční obvody, zesilovače). Postupy a pravidla pro návrh topologií (masek) analogových IO. Nové obvodové principy - technika spínaných kapacit a proudů, obvody v proudovém a smíšeném módu. Moderní stavební bloky ASIC obvodů - proudové konvejory, proudové a transimpedanční zesilovače, transformační bloky. Seznámení s pokročilejšími technikami kompenzací analogových obvodù na čipech. Mikromechanické analogové integrované obvody. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití pokročilých programových balíků (CADENCE)
pro procvičení komplexního návrhu analogových IO včetně topologie masek.

Jazyk výuky

angličtina

Počet kreditů

6

Garant předmětu

doc. Ing. Jiří Háze, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Nabízen zahraničním studentům

Všech fakult

Výsledky učení předmětu

Studenti budou seznámeni s procesem návrhu analogových integrovaných obvodů. Důraz bude kladen na získání praktických dovedností (vytváření masek IO, ověřování vlastností simulačními programy).

Prerekvizity

Jsou požadovány znalosti na úrovni středoškolského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Osnovy výuky

1) Členění integrovaných obvodů. Aspekty návrhu a nároky kladené naanalogové integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS) - jejich vlastnosti a srovnání.
2) Návrh a simulace základní bloků analogových IO (proudové zrcadla a referenční obvody, zesilovače).
3) Postupy a pravidla pro návrh topologií (masek) analogových IO.
4) Nové obvodové principy - technika spínaných kapacit a proudů, obvody v proudovém a smíšeném módu.
5) Moderní stavební bloky ASIC obvodů - proudové konvejory, proudové a transimpedanční zesilovače, transformační bloky.
6) Seznámení s pokročilejšími technikami kompenzací analogových obvodů na čipech.
7) Mikromechanické analogové integrované obvody.

Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití pokročilých programových balíků (CADENCE) pro procvičení komplexního návrhu analogových IO včetně topologie masek.

Učební cíle

Cílem je seznámit studenty s problematikou procesu vzniku integrovaného obvodu, návrhem základních bloků a jejich topologie.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

Baker, J.R.:"CMOS circuit design, layout and simulation", IEEE Press a Wiley Interscience, ISBN 0-471-70055-X, 2005 (EN)
Razavi:"Design of analog integrated circuits", McGraw-Hill, ISBN 0-07-238032-2, 2001 (EN)

Zařazení předmětu ve studijních plánech

  • Program EEKR-BC bakalářský

    obor BC-MET , 3 ročník, letní semestr, volitelný oborový
    obor BC-TLI , 2 ročník, letní semestr, volitelný mimooborový
    obor BC-EST , 2 ročník, letní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Jiří Háze, Ph.D.

Osnova

Dělení IO, proces návrhu ASIC obvodů, používané technické prostředky (software)
Používané technologie (bipolární, CMOS, HBiCMOS) a jejich vlastnosti. Technologické modely. Návrhová pravidla.
Základní struktury pasivních součástek (rezistory, kondenzátory), vlastnosti (přesnost, teplotní chování, elektrické parametry, vlivy technologie). Metodika návrhu topologie pasivních struktur s optimálními vlastnostmi.
Struktura MOS tranzistoru a její vlastnosti (viz. Pasivní struktury). Metodika návrhu optimální topologie struktury MOST
Proudová zrcadla, popis struktury a vlastností. Postup návrhu s ohledem na požadované vlastnosti (výstupní odpor, dynamický rozsah, kmitočtové vlastnosti). Používané topologie, zásady návrhu.
Reference pro integrované obvody, napěťové i proudové. Používané typy, jejich návrh s ohledem na požadované vlastnosti. Zásady návrhu topologie referenčních obvodů.
Základní obvodové uspořádání bloků jednostupňových zesilovačů. Metodika návrhu, kompenzace, navazování na další obvody. Aktivní zátěž. Zásady návrhu topologií.
Diferenční stupeň, základní uspořádání a jeho vlastnosti. Návrh a optimalizace, topologie.
Základní struktura OZ, blokové uspořádání (typy), vlastnosti integrované struktury.
Postup návrhu OZ, kompenzace na čipu, zásady topologického uspořádání.
Moderní trendy. Proudový a smíšený režim. Princip, vlastnosti a srovnání s klasickými postupy. Seznámení s technikou spínaných kapacit a proudů.
Vybrané bloky moderních VLSI integrovaných obvodů. Přehled. Proudové a napěťové konvejory, operační zesilovače s proudovou zpětnou vazbou, transformační bloky.
Trendy v oblasti integrovaných obvodů. Opakování

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

doc. Ing. Jiří Háze, Ph.D.

Osnova

Seznámení s používanými nástroji pro návrh IO(CADENCE, Mentor Graphics).
Návrhová pravidla pro topologie čipu. Typy a struktura technologických modelů.
Vlastnosti technologií. Chyby způsobené technologiemi a jejich kompenzace vhodným návrhem topologie.
Pravidla a metody návrhu topologie pasivních struktur.
Topologie MOS tranzistoru.
Proudová zrcadla. Druhy, návrh a topologie.
Referenční obvody pro IO. Návrh, topologie.
Jednostuňový zesilovač. Struktury, návrh, optimalizace a topologie.
Diferenční pár. Druhy, návrh, optimalizace a topologie.
Operační zesilovač. Používané struktury. Návrh bloků.
Operační zesilovač. Optimalizace, kompenzace na čipu, topologie.
Moderní struktury. Proudové a napěťové konvejory, proudové zesilovače.
Shrnutí a opakování.