Detail předmětu

Logické systémy

FEKT-LLOSAk. rok: 2012/2013

Při studiu kurzu se předpokládají znalosti z předmětu Řídicí elektronika (REB), který student absolvoval v bakalářeském studiu. Náplň kurzu představuje širší pohled na logické systémy a jejich teoretický základ (např. vícehodnotová logika a její přednosti a nedostatky), a ucelený soubor podrobněji probíraných témat souvisejících s aplikací logických systémů v řízení, v ovládání měřicích celků a ve sběru a zpracování dat (vznik a eliminace rušení, řešení a navrhování nestandartních logických členů a obvodů, kódování a jeho využití k zabezpečení přenosu a ukládání dat, využití obvodů velké integrace - polovodičových pamětí, programovatelných logických polí včetně jejich programování, podpůrných obvodů mikroprocesorů).

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

Ing. Radovan Holek, CSc.

Zajišťuje ústav

Ústav automatizace a měřicí techniky (UAMT)

Výsledky učení předmětu

Student získá úzký kontakt s číslicovou technikou, jejími teoretickýžmi základy a technickými prostředky pro její praktické použití.

Prerekvizity

Jsou požadovány znalosti na úrovni bakalářského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Učební cíle

Rozšířit znalosti teorie logických obvodů z bakalářského studia a doplnit je znalostí logických systémů a jejich navrhování, konstrukce, zkoušení a praktického použití.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

Kolouch, J.: Programovatelné logické obvody - Přednášky [Skriptum FEKT VUT v Brně] Brno 2005 (CS)
Kolouch, J.: Programovatelné logické obvody a návrh aplikací v jazycích ABEL a VHDL - počítačové cvičení [Skriptum FEKT VUT v Brně.]Brno 2005 (CS)

Doporučená literatura

Musil, V. a kol.: Navrhování digitálních integrovaných obvodů. Jazyk VHDL [Skriptum FEKT VUT v Brně] Brno 2000 (CS)

Zařazení předmětu ve studijních plánech

  • Program EEKR-ML magisterský navazující

    obor ML-KAM , 1 ročník, zimní semestr, povinný

  • Program EEKR-ML1 magisterský navazující

    obor ML1-KAM , 1 ročník, zimní semestr, povinný

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1 ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

Ing. Radovan Holek, CSc.

Osnova

Spojité a diskrétní vyjádření informace signálem, pojmy "signálová veličina" a "kód". Obecný logický člen, jeho statická a dynamická charakteristika a jeho statická a dynamická odolnost vůči rušení. Logické členy pasivní a aktivní. Logika vícehodnová a dvouhodnotová, kladná a záporná a s ní spojená dualita logických členů.
Boolská funkce a způsoby jejího záznamu (slovní záznam, pravdivostní tabulka, soubor stavových indexů, Haaseho graf, Karnaughova a Svobodova mapa, Boolská matice). Binární a Grayův (symetrický) kód. Pojem souseda - sousední vrcholy a tělesa v Haseho grafu.
Hazardní stavy prvního a druhého druhu, jejich eliminace minimalizací Boolské funkce a sní spojené úspory materiálu. Minimalizace kombinančního obvodu s jedním výstupem (Quine Mc Cluskey-ho a Svobodova metoda). Rušení vlastní a cizí.
Minimalizace kombinačního obvodu s více výstupy. Zhodnocení minimalizačních metod, víceúrovňové kombinační obvody.
Obecný konečný automat, Konečný automat Mealy-ho a Mooreův. Pojem vnitřních stavů konečného automatu, způsoby popisu chování konečného automatu, vývojová tabulka, tabulka přechodů, Boolské rovnice a způsoby zápisu časové diskretizace. Asynchronní a synchronní funkce konečného automatu, pravidlo setrvačnosti.
Kombinační zpětná vazba u konečného automatu a její návrh. Boolská rovnice, její řešení mapovou metodou, jedno- a víceznačnost řešení, vznik přídavných podmínek pro vztahy mezi nezávisle proměnnými.
Realizace nestandartních logických členů. Funkce rozhodovacího obvodu a spínače v logickém členu. Přenos binárního signálu po sběrnici, vznik vlastního rušení následkem odrazů, impedanční přizpůsobení vstupů a výstupů logických členů, přenosová kapacita a šíře pásma sběrnice, binární kódy s návratem a bez návratu k nule.
Kódové metody zabezpečení komunikace, detekce a oprava jedné a více chyb, parita podélná a příčná. Cyklické kódy, BCH (Bose-Chaudhuri-Hocquent) kódy, Reed-Solomonovy kódy a konvoluční kódy a jejich dekódování, Meggitův dekodér.
Polovodičové paměti pro zápis i čtení (RAM), jejich skladba z dílčích částí, pojem třístavového výstupu. Paměti statické a dynamické, osvěžování (refresh). Paměti pouze pro čtení ROM, program. paměti PROM, mazatelné EPROM, elektricky mazatelné EEPROM.
Programovatelná logická pole a jejich architektury, vývojové systémy, program PGAL. Testování naprogramovaného logického pole.
Podpůrné obvody pro mikroprocesory a obvody střední a velké integrace -základní typy a vybrané jednoúčelové obvody. Jazyh VHDL, základní principy.

Cvičení odborného základu

13 hod., povinná

Vyučující / Lektor

Ing. Radovan Holek, CSc.

Osnova

Záznam Boolských funkcí do map a grafů, příklady minimalizace funkce s jedním výstupem.
Příklady víceúrovňových dekodérů a minimalizace skupiny Boolských funkcí.
Sekvenční obvody popisované jako konečné automaty.
Návrh zpětných vazeb konečného automatu řešením Boolských rovnic.
Návrh programu pro naprogramování logického pole.
Zápočtový test.

Laboratorní cvičení

13 hod., povinná

Vyučující / Lektor

Ing. Radovan Holek, CSc.

Osnova

Návrh základních typů sekvenčních obvodů.
Realizace digitálních návrhů v obvodech Spartan.
Použití jazyka VHDL pro návrh digitálních obvodů.
Vyzkoušení správné funkce naprogramovaného logického pole a alternativ jeho odezvy na nežádoucí vstupní stavy.
Ověření správné funkce vybraných obvodů velké integrace a jejího zabezpečení proti chybám při nesprávné manipulaci.