Detail předmětu

Programovatelné logické obvody

FEKT-MPLDAk. rok: 2012/2013

Předmět rozšiřuje a prohlubuje znalosti z číslicové techniky. Typy programovatelných obvodů: obvody SPLD, CPLD a FPGA. Speciální funkční bloky používané v těchto obvodech. Textový (jazyky HDL) a grafický popis subsystémů. Vývojové systémy CAD a jejich použití k simulaci číslicových subsystémů (kombinačních obvodů, čítačů, stavových automatů), syntéze a implementaci do obvodů CPLD a FPGA, ověření funkce navržených subsystémů naprogramováním laboratorních přípravků.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

Ing. Michal Kubíček, Ph.D.

Zajišťuje ústav

Ústav radioelektroniky (UREL)

Výsledky učení předmětu

Studenti získají přehled o typech programovatelných logických obvodů a o jejich použití pro konstrukci číslicových zařízení. Seznámí se s návrhovými systémy a s jejich užitím při popisu číslicových systémů jazyky HDL a grafickými prostředky, při jejich syntéze a simulaci.

Prerekvizity

Jsou požadovány znalosti číslicové techniky na úrovni bakalářského studia.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování závisejí na způsobu výuky a jsou popsány článkem 7 Studijního a zkušebního řádu VUT.

Způsob a kritéria hodnocení

Hodnotí se práce v počítačovém cvičení a výsledek závěrečné zkoušky.

Osnovy výuky

Technologie integrovaných obvodů, obvody ASSP, ASIC, Structured ASIC, PLD.
Architektura obvodů FPGA, obvody FPGA na trhu, trendy.
Využití mikroprocesorů a dalších pokročilých bloků v FPGA (transceivery, MAC, PCI-Express), systémy na čipu (SoC).
Jazyk VHDL, základní postupy, typické konstrukce, IP jádra a jejich použití.
Verifikace: testbench, behaviorální simulace, post PAR simulace.
Návrh systémů s PLD: napájení, integrita signálů, pouzdra, technologie DPS.

Učební cíle

Cílem předmětu je rozšíření a prohloubení znalostí z číslicové techniky, zejména z techniky programovatelných logických obvodů a obvodů FPGA. Studenti se naučí zacházet s těmito obvody a připraví se tak na jejich použití v ročníkových a diplomových projektech a v praxi.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

KOLOUCH, J.: Programovatelné logické obvody - přednášky. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)
KOLOUCH, J.: Programovatelné logické obvody a návrh jejich aplikací v jazyku VHDL - počítačové cvičení. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)

Doporučená literatura

WAKERLY, J.: Digital Design - principles and practices. 4-th Ed. Pearson Education LTD, Prentice Hall, 2005 (EN)

Zařazení předmětu ve studijních plánech

  • Program EEKR-M magisterský navazující

    obor M-MEL , 2 ročník, letní semestr, volitelný mimooborový
    obor M-SVE , 2 ročník, letní semestr, volitelný mimooborový
    obor M-TIT , 1 ročník, letní semestr, volitelný mimooborový
    obor M-EST , 1 ročník, letní semestr, volitelný oborový

  • Program EEKR-M1 magisterský navazující

    obor M1-TIT , 1 ročník, letní semestr, volitelný mimooborový
    obor M1-EST , 1 ročník, letní semestr, volitelný oborový
    obor M1-MEL , 1 ročník, letní semestr, volitelný mimooborový
    obor M1-SVE , 1 ročník, letní semestr, volitelný mimooborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1 ročník, letní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Ing. Michal Kubíček, Ph.D.

Osnova

Přehled způsobů realizace číslicových systémů. Zápis logických funkcí, jejich realizace základními strukturami PROM, PAL, PLA. Obvody ASSP, ASIC.
Obvody PLD 1. a 2. generace - přídavné prvky, módy a struktura makrobuňky obvodů GAL 16V8 a 20V8. Další typy obvodů PLD 2. generace.
Obvody PLD 3. generace (CPLD) a obvody FPGA - struktura, základní vlastnosti
Úvod do jazyka VHDL, proces syntézy a implementace (překlad, mapování, place and route), omezující podmínky (constraints)
Asynchronní (kombinační) a synchronní (sekvenční) systémy v PLD
Čítače: binární, dekadické (jednosměrné, vratné, se zkráceným cyklem), Grayúv čítač, LFSR - vlastnosti, způsoby popisu v HDL.
Stavové automaty (SA): typ Moore a Mealy, popis v jazyku HDL, kompilace - převod na zápis typu SOP
Zjednodušování SA - ekvivalentní stavy a jejich vyhledání. Kódování stavů v obvodech PLD a FPGA. Algoritmický popis SA
Časové parametry programovatelných obvodů, pipelining, register retiming. Metastabilita, použití nulovacích signálů (reset) a odpovídající popis v HDL.
Obvody FPGA - přídavné bloky: implementace I/O standardů, paměťové prvky, bloky pro syntézu kmitočtu a pro další zpracování hodinových signálů, rychlá sériová komunikace, podpora DSP
Implementace procesorů, použití bloků duševního vlastnictví
Hraniční test, konfigurace obvodů PLD, návrh desek plošných spojů pro obvody PLD.

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

Ing. Michal Kubíček, Ph.D.
Ing. Pavel Štraus
Ing. Libor Boleček, Ph.D.

Osnova

Úvod do VHDL a návrhového systému ISE, constraints
Základní příkazy, realizace kombinačních funkcí (dekodéry)
Použití hierarchického popisu, schéma
Implementace sekvenčních systémů (čítače)
Stavové automaty, popis ve VHDL
Strukturální popis, testbench, simulace
LFSR čítač, časové parametry konstrukcí, spotřeba FPGA
Použití IP jader
Použití nástroje ChipScope
Procesory v FPGA – PicoBlaze, MicroBlaze