Detail předmětu
Methods of digital integrated circuits design.
FEKT-NNDOAk. rok: 2012/2013
Aspekty návrhu a nároky kladené na digitální integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS).
Nové obvodové principy, moderní stavební bloky ASIC. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití profesionálních programových balíků (CADENCE)
pro procvičení komplexního návrhu digital IO včetně topologie masek.
Jazyk výuky
Počet kreditů
Garant předmětu
Zajišťuje ústav
Výsledky učení předmětu
Prerekvizity
Plánované vzdělávací činnosti a výukové metody
Způsob a kritéria hodnocení
Učební cíle
Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky
Základní literatura
Vai, M.M.: VLSI design. CRC Press, 2001, ISBN 0-8493-1876-9 (EN)
Zařazení předmětu ve studijních plánech
Typ (způsob) výuky
Přednáška
Vyučující / Lektor
Osnova
Obvody ASIC, programovatelné obvody. Topografie integrovaných obvodů a jejich výroba.
Základní funkční bloky digitálních integrovaných obvodů. Kombinační logické obvody.
Charakterizace obvodů CMOS. Simulace na elektrické a na logické úrovni.
Sekvenční logické obvody. Dynamické logické obvody.
Alternativní logické struktury(BiCMOS, GaAs).
Návrh subsystémů a funkčních bloků (sčítačka, paralelní násobička, paměť ROM, RAM, EPROM)
Nízkopříkonové obvody CMOS.
Návrhové metodiky. Návrhové a simulační prostředky.
Rozmístnění a propojení, přířazení vývodů. Vstupní a výstupní obvody a vývody.
Testování, návrh testovatelných obvodů, návrh vyrobitelných obvodů.
Jazyk VHDL.
Intelektuální vlastnictví (intellectual property, IP), systémy na čipu (system on a chip, SOC). Ekonomické aspekty návrhu, výroby a aplikací integrovaných obvodů.
Cvičení na počítači
Vyučující / Lektor
Osnova
Elektrická simulace digitálních obvodů.
Logická simulace, kritická cesta.
Analýza nejhoršího případu, hazardy.
Základní funkční bloky digitálních IO.
Standardní řady obvodů CMOS.
Programovatelné obvody.
Návrh rozmístění a propojení.
Jazyk VHDL - struktura a syntaxe.
Jazyk VHDL - statické a dynamické struktury.
Jazyk VHDL - komplexní příklad.
Testovatelnost.
Návrh digitálního obvodu ASIC - případová studie.