Detail předmětu

Digital Signal Processors

FEKT-NSPRAk. rok: 2012/2013

Definice signálového procesoru, jeho odlišnosti od ostatních mikroprocesorů. Generace signálových procesorů a jejich výrazné znaky, trendy vývoje. Základní architektury signálových procesorů. Signálové procesory s pevnou řádovou čárkou firmy Freescale. Jádro procesoru a souhrn periferií. Mapování pamětí. Vývojové prostředky. Instrukční soubor a způsob jeho použití. Návaznost na vyšší programovací jazyky, intrinsic funkce, pragma příkazy. Souhrn kanonických a nekanonických struktur pro implementaci číslicových filtrů typu IIR a FIR na signálovém procesoru. Algoritmus typu LMS a jeho implementace. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, struktura algoritmu FFT a jeho typy. Signálové procesory s pohyblivou řádovou čárkou a jejich odlišnosti. Standard IEEE-754, formáty čísel v pevné a pohyblivé řádové čárce. Algoritmy zpracování v reálném čase. Signálové procesory s architekturou typu VLIW.

Jazyk výuky

angličtina

Počet kreditů

6

Garant předmětu

doc. Ing. Petr Sysel, Ph.D.

Zajišťuje ústav

Ústav telekomunikací (UTKO)

Výsledky učení předmětu

Student bude umět navrhnout a upravit algoritmy číslicového zpracování signálů pro implementaci na signálovém procesoru. Bude znát základní architektury signálových procesorů, jejich vlastnosti a využití v praktických aplikacích.

Prerekvizity

Jsou požadovány základní znalosti z oblasti číslicového zpracování signálů a mikroprocesorové techniky.

Plánované vzdělávací činnosti a výukové metody

Přednášky mají charakter výkladu základních principů, metodologie dané disciplíny, problémů a jejich řešení.
Cvičení na počítači probíhá ve vývojovém prostředí CodeWarrior Development Studio. K dispozici jsou vývojové kity Freescale DSP56858EVM, Texas Instruments TMDSDSK6416, funkční generátory a osciloskopy Agilent.

Způsob a kritéria hodnocení

Řešení samostatného projektu 15 bodů
Test ve cvičeních 10 bodů
Úlohy ve cvičeních 15 bodů
Ústní zkouška 60 bodů

Osnovy výuky

1. Dělení signálových procesorů do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura.
2. Formáty zobrazení čísel, formáty záporných čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Architektura signálových procesorů firmy Freescale, aritmeticko-logická jednotka, registry, specifické instrukce.
4. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
5. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí, hardwarové cykly.
6. Skladba a zápis programu v asembleru.
7. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
8. Vliv kvantování na vlastnosti číslicových filtrů, mezní cykly, úprava číslicových filtrů pro signálové procesory.
9. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
10. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, implementace algoritmu rychlé Fourierovy transformace.
11. Periferie na čipu, řadič DMA, obsluha přerušení.
12. Sběrnice, připojení vnějších prvků.
13. Signálové procesory s pohyblivou řádovou čárkou. Architektura VLIW a VLES.

Učební cíle

Prohloubit základní znalosti číslicového zpracování signálů především o praktické zkušenosti s implementací metod v reálném čase v procesoru s pevnou řádovou čárkou a doplnit znalosti mikroprocesorové techniky o specifické vlastnosti architektur signálových procesorů a specifické techniky jejich programování.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Účast na přednáškách je nepovinná
Účast na počítačových cvičení je povinná
Odevzdání samostatného projektu je povinné
Závěrečná písemná zkouška je povinná

Základní literatura

HEATH, S.:Multimedia & Communications Technology,Focal Press, Oxford, 1996, ISBN 0-240-51460-2 (EN)
Smékal, Z., Sysel, P. Signálové procesory. 1. vydání. Praha: Sdělovací technika, 2006. 283 s. ISBN 80-86645-08-8 (CS)
SMÉKAL, Z., VÍCH, R.: Signal Processing on Digital Signal Processors (Zpracování signálů se signálovými procesory). Radix spol. s.r.o, Praha 1998. ISBN 80-86031-18-7 (In Czech) (CS)

Zařazení předmětu ve studijních plánech

  • Program EEKR-MN magisterský navazující

    obor MN-BEI , 2 ročník, zimní semestr, volitelný mimooborový
    obor MN-EST , 2 ročník, zimní semestr, volitelný oborový
    obor MN-TIT , 2 ročník, zimní semestr, volitelný oborový
    obor MN-SVE , 1 ročník, zimní semestr, volitelný mimooborový

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

doc. Ing. Petr Sysel, Ph.D.

Osnova

1. Dělení signálových procesorů do generací, společné vlastnosti signálových procesorů, von Neumannova a harvardská architektura, paralelní architektura.
2. Formáty zobrazení čísel, formáty záporných čísel, vlastnosti signálových procesorů s pevnou řádovou čárkou.
3. Architektura signálových procesorů firmy Freescale, aritmeticko-logická jednotka, registry, specifické instrukce.
4. Adresovací jednotka, modulo adresování, bitově reverzní adresování.
5. Řadič programu, časový popis činnosti, zřetězené zpracování instrukcí, hardwarové cykly.
6. Skladba a zápis programu v asembleru.
7. Návaznost na vyšší programovací jazyky, vývojová prostředí, intrinsic funkce, pragma příkazy.
8. Vliv kvantování na vlastnosti číslicových filtrů, mezní cykly, úprava číslicových filtrů pro signálové procesory.
9. Implementace číslicových filtrů typu FIR a IIR v signálových procesorech.
10. Generace harmonického signálu a harmonická analýza, Goertzelův algoritmus, implementace algoritmu rychlé Fourierovy transformace.
11. Periferie na čipu, řadič DMA, obsluha přerušení.
12. Sběrnice, připojení vnějších prvků.
13. Signálové procesory s pohyblivou řádovou čárkou. Architektura VLIW a VLES.

Laboratorní cvičení

26 hod., povinná

Vyučující / Lektor

doc. Ing. Petr Sysel, Ph.D.

Osnova

1. Integrované vývojové prostředí CodeWarrior Development Studio, základní direktivy překladače.
2. Aritmetika v pevné řádové čárce, realizace násobení, saturace.
3. Jádro signálového procesoru 56F8367, příklady použití registrů procesoru. Implementace výpočtu polynomiálních funkcí.
4. Adresovací jednotka, implementace funkcí pomocí tabulky hodnot (lookup table).
5. Nepřímá adresace, implementace lineárního a cyklického adresování.
6. Hardwarové cykly DO, implementace číslicového filtru typu FIR.
7. Implementace číslicových filtrů typu IIR.
8. Bitově reverzní adresování, implementace algoritmu FFT.
9. Jednotka řízení programu, implementace obsluhy přerušení.
10. Periferie na čipu, implementace komunikace po sériové lince.
11. Čítač, časovač, příklady použití.
12. Implementace komunikace DSP s externími A/D a D/A převodníky.
13. Odevzdání samostatných projektů.