čeština

- navrhnout jednoduchou periferii PC
- sestavovat logické obvody a sítě
- popsat funkci sběrnic ISA, PCI a PCI Express
- popsat vlastnosti a funkce hradlových polí
- posoudit a odhadnout výhody implementace hradlových polí a signálových procesorů jako periferie PC
- popsat mechanizmy zpracování přerušení
- diskutovat výhody a nevýhody jednotlivých sběrnic v počítačích třídy PC

Vyžadují se základní znalosti programování v jazyce C, znalost booleovy algebry, logických a sekvenčních obvodu.

Metody vyučování zahrnují přednášky, počítačová cvičení ve kterých se řeší individulaní projekt.

Laboratorní cvičení + projekt: 50 bodů
Písemná zkouška: 50 bodů
Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.

1. ÚVOD – vymezení předmětu. Historický vývoj, současnost, nové trendy. Příklady použití.
2. HRADLOVÁ POLE – boolova algebra, logické funkce, registry D, J-K, latche, čítače, posuvné registry architektura CPLD a FPGA.
3. PERIFERIE PC – procesor Intel x86, shrnutí základů šíření signálů po sběrnicích, impedanční přizpůsobení, adresové prostory, řadič přerušení, řadič DMA. Obsluha přerušení. Sběrnice ISA, definice signálů.
4. SBĚRNICE I – časové průběhy sběrnice ISA(IOR, IOW, MEMR, MEMW), generovaní přerušeni a DMA. Sběrnice PCI – adresové prostory(konfigurační, IO, paměťový), definice signálů, bus master.
5. SBĚRNICE II – časové průběhy PCI, proprietární sběrnice.
6. HDL I - vyšší programovací jazyky ABEL, VHDL, stavové automaty – mooruv a mealyho , kódovaní stavových automatu, metastabilní stavy.
7. HDL II – příklady VHDL – klopné obvody, asynchronní/synchronní reset, clock enable, čítače, posuvné registry, stavové automaty, simulace zapojení – funkční, časová.
8. SIGNÁLOVÉ PROCESORY I – úvod, použití, architektury, periferie DSP, sběrnice.
9. SIGNÁLOVÉ PROCESORY II – instrukční sada DSP, pipeline, konflikty na sběrnici.
10. SIGNÁLOVÉ PROCESORY III – využití periferních zařízení pro komunikaci signálový procesor – PC
11. Vysokorychlostní komunikace – DDR, LVDS, synchronizace datových toků, kódování 8 na 10, sběrnice Express PCI.
12. Dynamické paměti DDR SDRAM, stavový řídící automat, připojování k hradlovým polím – signály DQS, využití DCM a BlockRAM v FPGA.
13. Komunikace pomocí optických vláken – Ethernet 1G, vliv útlumu vláken na rychlost a dosah, CWDM a 10G Ethernet.

Cílem kurzu je seznámit studenty s konstrukcí PC na programátorské úrovni. Umožní pochopit činnost PC jako řídicího počítače v technologických procesech.

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

BUDRUK S. PCI Express System Architecture. MindShare, Inc., 2013 1280 p. ISBN 13: 978-0-321-15630-3. (EN)
MUELLER S. Personal Computer. Computer Press, 2001. 869 p. ISBN 80-7226-470-2. (EN)