Detail předmětu

Programovatelné logické obvody

FEKT-MPLDAk. rok: 2014/2015

Studenti prohloubí své znalosti číslicové techniky, především s ohledem na implementaci digitálních systémů v obvodech PLD (FPGA a CPLD) a ASIC. V rámci přednášek získají přehled o současném stavu technologie těchto obvodů, používaných architektur, principu návrhu a použití základní bloků číslicové techniky (čítače, stavové automaty, paměťové struktury). V rámci počítačových cvičení se naučí pracovat s návrhovým systémem pro obvody FPGA/CPLD. To zahrnuje popis číslicového systému (VHDL, schéma, IP jádra), jeho implementace a verifikaci s využitím simulátoru. Po absolvování kurzu jsou studenti schopni navrhnout a s využitím jazyka VHDL nakonfigurovat jednoduchý systém s obvodem FPGA.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

Ing. Michal Kubíček, Ph.D.

Zajišťuje ústav

Ústav radioelektroniky (UREL)

Výsledky učení předmětu

Absolvent předmětu
o dokáže vytvořit popis jednoduchého číslicového systému pomocí jazyka VHDL
o dokáže provést verifikaci číslicového systému s využitím jazyka VHDL
o je schopen vybrat vhodný typ stavového automatu pro konkrétní aplikaci a výběr zdůvodnit
o je schopen provést návrh a implementaci stavového automatu pomocí jazyka VHDL
o dokáže porovnat architektury různých obvodů PLD a vybrat vhodnou architekturu pro danou aplikaci
o je schopen stanovit požadavky na časové parametry designu a ověřit jejich splnění po jeho implementaci
o umí implementovat základní IP jádra, jako jsou paměti a jednoduché bloky pro číslicové zpracování signálů (FIR filtry)
o dokáže do obvodu FPGA implementovat jednoduchý mikrokontrolér, naprogramovat jej a použít v cílové aplikaci
o je schopen stanovit požadavky na napájecí systém obvodu FPGA
o dokáže provést rozvahu a nalézt vhodné řešení signálové integrity

Prerekvizity

Studenti musí znát základy impulzové a číslicové techniky: Booleova algebra, Karnaughovy mapy, pravdivostní tabulky, funkce základních hradel a klopných obvodů, princip a vlastnosti průchodu signálu aktivními a pasivními přenosovými články.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky a cvičení na počítači. Předmět využívá e-learning (Moodle). Předmět je orientován silně prakticky s důrazem na zvládnutí látky v počítačovém cvičení.

Způsob a kritéria hodnocení

Studenti mohou získat během semestru 39 bodů za aktivní práci v počítačových cvičeních. Za závěrečnou zkoušku mohou získat dalších 61 bodů (26 bodů písemná část, 35 bodů praktická část na PC).

Osnovy výuky

1. Úvod do problematiky integrovaných číslicových obvodů, vznik a vývoj obvodů CPLD, FPGA
2. Úvod do jazyka VHDL
3. Základy číslicových systémů: hradla, klopné obvody, posuvné registry, čítače
4. Moorův a Mealyho stavový automat
5. Praktický návrh a aplikace konečných stavových automatů, mikrosekvencery
6. Základní architektura obvodů FPGA a CPLD: logické buňky, propojovací struktura, vstupně/výstupní buňky
7. Časové parametry číslicových obvodů, metastabilita, metody zvyšování pracovního kmitočtu
8. Hodinové domény v obvodech FPGA, clock enabling, clock management, synchronní a asynchronní nulování
9. Realizace paměťových struktur v FPGA, použití RAM, ROM, FIFO
10. Číslicové zpracování signálů v FPGA, bloky pro podporu DSP operací
11. Pokročilé bloky integrované v FPGA, HARD a SOFT IP jádra, implementace základních jader
12. Procesory v FPGA, SoC, technologie výroby FPGA, konfigurace,
13. Integrita signálů, návrh plošných spojů a systému napájení pro FPGA, vliv radiace

Učební cíle

Cílem předmětu je naučit studenty základní principy práce s moderními obvody PLD, především CPLD a FPGA, a to jak z hlediska jejich konfigurace (programování), tak jejich výběru a aplikace (začlenění do systému).

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

KOLOUCH, J.: Programovatelné logické obvody - přednášky. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)
KOLOUCH, J.: Programovatelné logické obvody a návrh jejich aplikací v jazyku VHDL - počítačové cvičení. [Skriptum FEKT VUT v Brně.] MJ servis, Brno 2005 (CS)

Doporučená literatura

WAKERLY, J.: Digital Design - principles and practices. 4-th Ed. Pearson Education LTD, Prentice Hall, 2005 (EN)

Zařazení předmětu ve studijních plánech

  • Program EEKR-M1 magisterský navazující

    obor M1-EST , 1 ročník, letní semestr, volitelný oborový
    obor M1-TIT , 1 ročník, letní semestr, volitelný mimooborový
    obor M1-MEL , 1 ročník, letní semestr, volitelný mimooborový
    obor M1-SVE , 1 ročník, letní semestr, volitelný mimooborový

  • Program EEKR-M magisterský navazující

    obor M-SVE , 2 ročník, letní semestr, volitelný mimooborový
    obor M-TIT , 1 ročník, letní semestr, volitelný mimooborový
    obor M-MEL , 2 ročník, letní semestr, volitelný mimooborový
    obor M-EST , 1 ročník, letní semestr, volitelný oborový

  • Program EEKR-CZV celoživotní vzdělávání (není studentem)

    obor ET-CZV , 1 ročník, letní semestr, volitelný oborový

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Ing. Michal Kubíček, Ph.D.

Osnova

Přehled způsobů realizace číslicových systémů. Zápis logických funkcí, jejich realizace základními strukturami PROM, PAL, PLA. Obvody ASSP, ASIC.
Obvody PLD 1. a 2. generace - přídavné prvky, módy a struktura makrobuňky obvodů GAL 16V8 a 20V8. Další typy obvodů PLD 2. generace.
Obvody PLD 3. generace (CPLD) a obvody FPGA - struktura, základní vlastnosti
Úvod do jazyka VHDL, proces syntézy a implementace (překlad, mapování, place and route), omezující podmínky (constraints)
Asynchronní (kombinační) a synchronní (sekvenční) systémy v PLD
Čítače: binární, dekadické (jednosměrné, vratné, se zkráceným cyklem), Grayúv čítač, LFSR - vlastnosti, způsoby popisu v HDL.
Stavové automaty (SA): typ Moore a Mealy, popis v jazyku HDL, kompilace - převod na zápis typu SOP
Zjednodušování SA - ekvivalentní stavy a jejich vyhledání. Kódování stavů v obvodech PLD a FPGA. Algoritmický popis SA
Časové parametry programovatelných obvodů, pipelining, register retiming. Metastabilita, použití nulovacích signálů (reset) a odpovídající popis v HDL.
Obvody FPGA - přídavné bloky: implementace I/O standardů, paměťové prvky, bloky pro syntézu kmitočtu a pro další zpracování hodinových signálů, rychlá sériová komunikace, podpora DSP
Implementace procesorů, použití bloků duševního vlastnictví
Hraniční test, konfigurace obvodů PLD, návrh desek plošných spojů pro obvody PLD.

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

doc. Ing. Tomáš Götthans, Ph.D.
Ing. Michal Kubíček, Ph.D.
Ing. Libor Boleček, Ph.D.

Osnova

Úvod do VHDL a návrhového systému ISE, constraints
Základní příkazy, realizace kombinačních funkcí (dekodéry)
Použití hierarchického popisu, schéma
Implementace sekvenčních systémů (čítače)
Stavové automaty, popis ve VHDL
Strukturální popis, testbench, simulace
LFSR čítač, časové parametry konstrukcí, spotřeba FPGA
Použití IP jader
Použití nástroje ChipScope
Procesory v FPGA – PicoBlaze, MicroBlaze