čeština

Student získá úzký kontakt s číslicovou technikou, jejími teoretickými základy a technickými prostředky pro její praktické použití.
Získá základní znalosti pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.
Student bude schopen pomocí jazyka VHDL popsat číslicový systém a provést jeho fyzickou implementaci.

Znalosti na úrovni středoškolského studia.

Metody vyučování zahrnují přednášky, numerická cvičení a laboratorní úlohy. Student odevzdá 8 laboratorních úloh.

Pro složení zkoušky je požadováno splnění následujících podmínek:
1. Odevzdání vypracovaných laboratorních úloh. Absolvování laboratorních cvičení, vypracování všech úloh a vypracování protokolů je nutnou podmínkou pro udělení zápočtu - max. 30 bodů.
2. Za zvýšenou aktivitu ve cvičení lze získat max. 6 bonusových bodů
3. Zkouška formou písemného vypracování zadaných otázek - max. 70 bodů.

Základní náplň přednášek se vztahuje k následujícím oblastem:
- Boolova algebra.
- Minimalizace logických výrazů: Karnaghovy mapy.
- Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus
- Analýza činnosti logických sítí, souběh a hazard.
- Sčítačka, multiplexor, demultiplexor, dekodér
- Asynchronní logické sítě, klopné obvody.
- Sekvenční logické obvody a sítě.
- Stavové automaty a jejich reprezentace.
- Základy jazyka VHDL.
- Datové typy, Příkazy jazyka VHDL
- Popis kombinačních obvodů, Synchronních sekvenční obvody, Konečné automaty.
- Testování obvodů a návrh testů, funkční simulace.

Získat základní znalostí logických systémů a jejich navrhování, konstrukce, zkoušení a praktického použití.
Získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických obvodů.
Seznámit studenty se syntaxí a sémantikou jazyka pro popis hardware (VHDL).
Využití jazyka VHDL pro modelování, simulaci a syntézu komplexních číslicových systémů.
Představení programovacích technik za pomocí vývojového prostředku XILINX ISE
Realizace vzorových úloh na přípravku NEXYS 3.

Kontrola výsledků samostatné práce na zadaných laboratorních cvičeních V případě omluvené neúčasti na cvičeních může učitel v odůvodněných případech stanovit náhradní podmínku, obvykle vypracování dílčího úkolu.

Kolouch, J.: Programovatelné logické obvody - Přednášky [Skriptum FEKT VUT v Brně] Brno 2005 (CS)
Pinker, J. Poupa, M: Číslicové systémy a jazyk VHDL. 2006, ISBN 80-730-0195-5 (CS)