Detail předmětu
Metody návrhu digitálních integrovaných obvodů
FEKT-LNDOAk. rok: 2019/2020
Aspekty návrhu a nároky kladené na digitální integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS).
Nové obvodové principy, moderní stavební bloky ASIC. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití profesionálních programových balíků (CADENCE) pro procvičení komplexního návrhu digital IO včetně topologie masek.
Jazyk výuky
čeština
Počet kreditů
6
Garant předmětu
Zajišťuje ústav
Výsledky učení předmětu
Absolvent předmětu:
- umí popsat všechny potřebné fáze v návrhu dig. integrovaných obvodů
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen napsat základní TCL skript pro syntézu RTL popisu v nástroji Cadence RTL Compiler
- je schopen provést analýzu dig. obvodu s ohledem na rychlost, plochu a spotřebu
- umí používat moderní nástroje určené pro návrh digitálních integrovaných obvodů
- umí popsat všechny potřebné fáze v návrhu dig. integrovaných obvodů
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen napsat základní TCL skript pro syntézu RTL popisu v nástroji Cadence RTL Compiler
- je schopen provést analýzu dig. obvodu s ohledem na rychlost, plochu a spotřebu
- umí používat moderní nástroje určené pro návrh digitálních integrovaných obvodů
Prerekvizity
Student, který si zapíše předmět, by měl:
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen podle zadaní logického systému definovat vstupní podmínky a blokové zapojení výsledného digitálního systému
- je schopen navrhnout výsledný digitální obvod z definice popsané v katalogovém listu
- umí implementovat logický systém do programovatelného obvodu
- je schopen verifikovat a vyhodnotit navržený logický systém
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen podle zadaní logického systému definovat vstupní podmínky a blokové zapojení výsledného digitálního systému
- je schopen navrhnout výsledný digitální obvod z definice popsané v katalogovém listu
- umí implementovat logický systém do programovatelného obvodu
- je schopen verifikovat a vyhodnotit navržený logický systém
Plánované vzdělávací činnosti a výukové metody
Metody vyučování zahrnují přednášky, cvičení na počítači a laboratoře. Předmět využívá e-learning (Moodle).
Způsob a kritéria hodnocení
Podmínky pro úspěšné ukončení předmětu stanoví každoročně aktualizovaná vyhláška garanta předmětu.
Osnovy výuky
1. Komplexní struktury digitálních obvodů
2. Rozšíření jazyka VHDL a pokročilejší syntaxe
3. Syntéza, statická časová analýza, front-end fáze
4. Implementace, clock tree synthesis, RC extrakce, back-end fáze
5. Front-end vs. Back-End
6. Verifikace - LVS, DRC
2. Rozšíření jazyka VHDL a pokročilejší syntaxe
3. Syntéza, statická časová analýza, front-end fáze
4. Implementace, clock tree synthesis, RC extrakce, back-end fáze
5. Front-end vs. Back-End
6. Verifikace - LVS, DRC
Učební cíle
Cílem je seznámit studenty s pokročilými metodami návrhu moderních digitálních integrovaných obvodů. Budou seznámeni se složitějšími funkčními bloky, jejich návrhem (včetně topografie), vlastnostmi a aplikacemi.
Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky
Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.
Základní literatura
Baker, J.R.:"CMOS circuit design, layout and simulation", IEEE Press a Wiley Interscience, ISBN 0-471-70055-X, 2005
Elearning
eLearning: aktuální otevřený kurz
Zařazení předmětu ve studijních plánech
Typ (způsob) výuky
Přednáška
26 hod., nepovinná
Vyučující / Lektor
Osnova
Druhy digitálních integrovaných obvodů CMOS. Základní typové řady.
Obvody ASIC, programovatelné obvody. Topografie integrovaných obvodů a jejich výroba.
Základní funkční bloky digitálních integrovaných obvodů. Kombinační logické obvody.
Charakterizace obvodů CMOS. Simulace na elektrické a na logické úrovni.
Sekvenční logické obvody. Dynamické logické obvody.
Alternativní logické struktury(BiCMOS, GaAs).
Návrh subsystémů a funkčních bloků (sčítačka, paralelní násobička, paměť ROM, RAM, EPROM)
Nízkopříkonové obvody CMOS.
Návrhové metodiky. Návrhové a simulační prostředky.
Rozmístnění a propojení, přířazení vývodů. Vstupní a výstupní obvody a vývody.
Testování, návrh testovatelných obvodů, návrh vyrobitelných obvodů.
Jazyk VHDL.
Intelektuální vlastnictví (intellectual property, IP), systémy na čipu (system on a chip, SOC). Ekonomické aspekty návrhu, výroby a aplikací integrovaných obvodů.
Obvody ASIC, programovatelné obvody. Topografie integrovaných obvodů a jejich výroba.
Základní funkční bloky digitálních integrovaných obvodů. Kombinační logické obvody.
Charakterizace obvodů CMOS. Simulace na elektrické a na logické úrovni.
Sekvenční logické obvody. Dynamické logické obvody.
Alternativní logické struktury(BiCMOS, GaAs).
Návrh subsystémů a funkčních bloků (sčítačka, paralelní násobička, paměť ROM, RAM, EPROM)
Nízkopříkonové obvody CMOS.
Návrhové metodiky. Návrhové a simulační prostředky.
Rozmístnění a propojení, přířazení vývodů. Vstupní a výstupní obvody a vývody.
Testování, návrh testovatelných obvodů, návrh vyrobitelných obvodů.
Jazyk VHDL.
Intelektuální vlastnictví (intellectual property, IP), systémy na čipu (system on a chip, SOC). Ekonomické aspekty návrhu, výroby a aplikací integrovaných obvodů.
Cvičení na počítači
39 hod., povinná
Vyučující / Lektor
Osnova
1) Statická charakteristika MOS invertorů
2) Analýza, návrh a simulace invertoru s odporovou zátěží. Výpočet kritických parametrů
3) Analýza, návrh a simulace invertoru s tranzistorovou zátěží. Výpočet kritických parametrů
4) Analýza, návrh a simulace CMOS invertoru. Výpočet kritických parametrů
5) Dynamické vlastnosti CMOS invertoru – vliv parazitních kapacit, propojení atd.
6) Výpočet a simulace zpoždění CMOS invertoru v závislosti na výstupní kapacitě – dosažení požadovaného pracovního kmitočtu
7) Návrh a simulace kombinačních CMOS obvodů
8) Návrh a simulace sekvenčních CMOS obvodů
9) Návrh a implementace kombinačních obvodů do FPGA s využitím VHDL (souběžné příkazy)
10) Návrh a implementace sekvenčních obvodů do FPGA s využitím VHDL (sekvenční příkazy)
11) Návrh jednoduchých stavových automatů s použitím návrhového prostředí StateCad
12) Návrh stavového automatu pomocí VHDL – případová studie 1
13) Návrh digitálního systému pomocí VHDL – případová studie 2
Návrh digitálního obvodu ASIC - případová studie. (Nastavení návrhového prostředí, demo úloha. Elektrická simulace digitálních obvodů. Logická simulace, kritická cesta. Analýza nejhoršího případu, hazardy. Základní funkční bloky digitálních IO. Standardní řady obvodů CMOS. Programovatelné obvody. Návrh rozmístění a propojení. Jazyk VHDL - struktura a syntaxe. Jazyk VHDL - statické a dynamické struktury. Jazyk VHDL - komplexní příklad. Testovatelnost.)
2) Analýza, návrh a simulace invertoru s odporovou zátěží. Výpočet kritických parametrů
3) Analýza, návrh a simulace invertoru s tranzistorovou zátěží. Výpočet kritických parametrů
4) Analýza, návrh a simulace CMOS invertoru. Výpočet kritických parametrů
5) Dynamické vlastnosti CMOS invertoru – vliv parazitních kapacit, propojení atd.
6) Výpočet a simulace zpoždění CMOS invertoru v závislosti na výstupní kapacitě – dosažení požadovaného pracovního kmitočtu
7) Návrh a simulace kombinačních CMOS obvodů
8) Návrh a simulace sekvenčních CMOS obvodů
9) Návrh a implementace kombinačních obvodů do FPGA s využitím VHDL (souběžné příkazy)
10) Návrh a implementace sekvenčních obvodů do FPGA s využitím VHDL (sekvenční příkazy)
11) Návrh jednoduchých stavových automatů s použitím návrhového prostředí StateCad
12) Návrh stavového automatu pomocí VHDL – případová studie 1
13) Návrh digitálního systému pomocí VHDL – případová studie 2
Návrh digitálního obvodu ASIC - případová studie. (Nastavení návrhového prostředí, demo úloha. Elektrická simulace digitálních obvodů. Logická simulace, kritická cesta. Analýza nejhoršího případu, hazardy. Základní funkční bloky digitálních IO. Standardní řady obvodů CMOS. Programovatelné obvody. Návrh rozmístění a propojení. Jazyk VHDL - struktura a syntaxe. Jazyk VHDL - statické a dynamické struktury. Jazyk VHDL - komplexní příklad. Testovatelnost.)
Elearning
eLearning: aktuální otevřený kurz