26 hod., nepovinná

1. Organizace výuky, dvoustavové signály, rozdělení log. obvodů (komb., sekv.), matematická logika, logická funkce, booleova algebra, axiomy a pravidla booleovy algebry, úplně a neúplně zadaná funkce, pravdivostní tabulka, algebraické výrazy (term, minterm, maxterm), Součtový tvar UDNF, Součinový tvar UKNF, minimalizace log. funkcí (MDNF, MKNF), úprava na členy NAND a NOR, karnaughova mapa základ.

2. Karnaughovy mapy pro více proměnných, přechodné děje v kombinačních obvodech, dalších základní funkční bloky v komb. obvodů, varianty číslicové sčítačky, knihovna obvodů pro kombinační logiku.

3. Metoda minimalizace Quine-McCluskey, Programovatelné logické obvody, návrhové systémy pro programovatelné log. obvody, úvod do jazyka VHDL (základní konstrukce, ENTITY, PORT, ARCHITECTURE, identifikátory, literály, komentáře). Příklad jednoduchého kombinačního obvodu ve VHDL: (LIBRARY, USE, ALL, BEGIN, END, IS, OF, IN, OUT, INOUT, BUFFER), 9. úrovňová logika, styly jazyka VHDL (Behavioral, Dataflow, Structural), datové objekty, operátor pro přiřazení (odložené, bezprostřední).

4. Datové typy jazyka VHDL, operátory jazyka VHDL, souběžné příkazy, podmíněné přiřazení v jazyce VHDL: (ABS, ARRAY, CONSTANT, DOWNTO, TO, WHEN, ELSE, MOD, REM, RANGE, ROL, ROR, SLA, SLL, SRA, SIGNAL, SUBTYPE, TYPE, VARIABLE).

5. Datové objekty jazyka VHDL, atributy, konverze typů, fyzikální datový typ, datový typ záznam, příkaz alias, souběžné příkazy, výběrové přiřazení: (ALIAS, ATTRIBUTE, RECORD, SELECT, UNITS, WITH).

6. Další styly popisu těla architektury, hierarchické možnosti popisu architektury. Strukturální popis ve VHDL (COMPONENT, GENERIC, PORT MAP, GENERIC MAP). Opakované vkládání již definovaných entit. Rozdělení popisu na více souborů. Prostředky jazyka VHDL pro úsporný zápis kódu. Cyklus FOR v souvislosti s příkazy (FOR GENERATE, IF GENERATE). Úvod do simulace pomocí zkušebních jednotek.

7. Vnitřní schéma log. obvodů, sekvenční logické obvody, základní prvky a konstrukce sekvenčních obvodů, asynchronní a synchronní klopné obvody, hladinové a hranové klopné obvody.

8. Metastabilita v hladinových a hranových klopných obvodech, popis sekvenčních obvodů ve VHDL, VHDL jazykové konstrukce: (PROCESS, IF-ELSIF-ELSE, CASE-WHEN), funkce, definice uživatelských knihovních balíků, přímé vkládání entit.

9. Posuvné registry, LFSR - posuvné registry se zpětnou vazbou, binární čítače (asynchronní a synchronní), implementace sekvenčních obvodů pomocí konstrukcí jazyka VHDL, specializované čítače.

10. Čítače, vstup-výstupní buňka, třístavové signály, sběrnice, simulace kombinačních a sekvenčních obvodů v jazyku VHDL.

11. Konečné stavové automaty - teorie, Mooreho, Mealyho a autonomní konečný stavový automat, popisy konečných stavových automatů v jazyce VHDL.

12. Převody mezi Moore a Mealyho konečnými stavovými automaty, ekvivalence vnitřních stavů sekvenčních automatů, příklady převodů.

13. Konečné stavové automaty - dokončení, Mooreho, Mealyho a pipelined Mealyho konečný stavový automat, kódování vnitřních stavů konečných stavových automatů. Uzavření problematiky a informace o zkoušce kurzu.