Detail předmětu

Methods of Digital Integrated Circuits Design

FEKT-MPA-NDOAk. rok: 2022/2023

Aspekty návrhu a nároky kladené na digitální integrované obvody. Používané technologie (bipolární, CMOS a BiCMOS).
Nové obvodové principy, moderní stavební bloky ASIC. Cvičení na počítačích zaměřená na simulaci a návrh funkčních bloků IO. Využití profesionálních programových balíků (CADENCE) pro procvičení komplexního návrhu digitalního IO včetně topologie masek.

Jazyk výuky

angličtina

Počet kreditů

6

Garant předmětu

doc. Ing. Lukáš Fujcik, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Výsledky učení předmětu

Absolvent předmětu:
- umí popsat všechny potřebné fáze v návrhu dig. integrovaných obvodů
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen napsat základní TCL skript pro syntézu RTL popisu v nástroji Cadence RTL Compiler
- je schopen provést analýzu dig. obvodu s ohledem na rychlost, plochu a spotřebu
- umí používat moderní nástroje určené pro návrh digitálních integrovaných obvodů

Prerekvizity

Student, který si zapíše předmět, by měl:
- umí navrhnout komplexní kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen podle zadaní logického systému definovat vstupní podmínky a blokové zapojení výsledného digitálního systému
- je schopen navrhnout výsledný digitální obvod z definice popsané v katalogovém listu
- umí implementovat logický systém do programovatelného obvodu
- je schopen verifikovat a vyhodnotit navržený logický systém

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky, cvičení na počítači a laboratoře. Předmět využívá e-learning (Moodle).

Způsob a kritéria hodnocení

30 bodů - laboratorní cvičení
70 bodů - závěrečná písemná/ústní zkouška

Osnovy výuky

1. Komplexní struktury digitálních obvodů - kombinační a sekvenční obvody
2. Rozšíření jazyka VHDL a pokročilejší syntaxe
3. Syntéza, statická časová analýza, front-end fáze
4. Implementace, clock tree synthesis, RC extrakce, back-end fáze
5. Front-end vs. Back-End
6. Verifikace - LVS, DRC

Učební cíle

Cílem je seznámit studenty s pokročilými metodami návrhu moderních digitálních integrovaných obvodů. Budou seznámeni se složitějšími funkčními bloky, jejich návrhem (včetně topografie), vlastnostmi a aplikacemi.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

Jasinski, R.: Effective Coding with VHDL: Principles and Best Practice, MIT Press Ltd., 2016, ISBN: 978-0262034227 (EN)
Kleitz, W.: Digital Electronics: A Practical Approach with VHDL, 9th Edition, Pearson, 2011, ISBN: 978-0132543033 (EN)
Pedroni, V., A: Circuit Design with VHDL, 3rd Edition, MIT Press Ltd., 2020, ISBN: 978-0262042642 (EN)
Roth, Ch., H., Jr., John, L., K.: Digital Systems Design Using VHDL, 3rd Edition, 2017, ISBN: 978-1305635142 (EN)

Zařazení předmětu ve studijních plánech

  • Program MPA-MEL magisterský navazující 2 ročník, zimní semestr, povinně volitelný
  • Program MPAD-MEL magisterský navazující 2 ročník, zimní semestr, povinně volitelný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

Druhy digitálních integrovaných obvodů CMOS. Základní typové řady.
Obvody ASIC, programovatelné obvody. Topografie integrovaných obvodů a jejich výroba.
Základní funkční bloky digitálních integrovaných obvodů. Kombinační logické obvody.
Charakterizace obvodů CMOS. Simulace na elektrické a na logické úrovni.
Sekvenční logické obvody. Dynamické logické obvody.
Alternativní logické struktury(BiCMOS, GaAs).
Návrh subsystémů a funkčních bloků (sčítačka, paralelní násobička, paměť ROM, RAM, EPROM)
Nízkopříkonové obvody CMOS.
Návrhové metodiky. Návrhové a simulační prostředky.
Rozmístnění a propojení, přířazení vývodů. Vstupní a výstupní obvody a vývody.
Testování, návrh testovatelných obvodů, návrh vyrobitelných obvodů.
Jazyk VHDL.
Intelektuální vlastnictví (intellectual property, IP), systémy na čipu (system on a chip, SOC). Ekonomické aspekty návrhu, výroby a aplikací integrovaných obvodů.

Cvičení na počítači

39 hod., povinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

Nastavení návrhového prostředí, demo úloha.
Elektrická simulace digitálních obvodů.
Logická simulace, kritická cesta.
Analýza nejhoršího případu, hazardy.
Základní funkční bloky digitálních IO.
Standardní řady obvodů CMOS.
Programovatelné obvody.
Návrh rozmístění a propojení.
Jazyk VHDL - struktura a syntaxe.
Jazyk VHDL - statické a dynamické struktury.
Jazyk VHDL - komplexní příklad.
Testovatelnost.
Návrh digitálního obvodu ASIC - případová studie.