Detail předmětu

Digitální obvody

FEKT-BPC-DIOAk. rok: 2025/2026

Základy digitálních obvodů. Jazyk VHDL a obecná syntaxe. Soubežné příkazy a metodika návrhu. Hazardní stavy a jejich ošetření, vstupní a výstupní posilovače, druhy popisu v jazyce VHDL. Sekvenční příkazy a metodika návrhu. Sekvenční příkazy a komplexní příklady, metastabilita. Teorie stavových automatů. Korektní popis v jazyce VHDL a převod do schematické reprezentace, metodika zápisu sekvenčních obvodů. Praktický návrh sekvenčích systémů a stavových automat.

Jazyk výuky

čeština

Počet kreditů

7

Garant předmětu

doc. Ing. Lukáš Fujcik, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Vstupní znalosti

Student, který si zapíše předmět, by měl být schopen:
- popsat základní logické hradla NAND, NOR, AND, OR, XOR, INV
- převod mezi číselnými soustavami, zejména být obeznámen s binární soustavou
- popsat technologii CMOS, znát funkci NMOS a PMOS tranzistoru
- základy vývojových diagramů a jejich využití
Práce v laboratoři je podmíněna platnou kvalifikací „osoby poučené“, kterou musí studenti získat před zahájením výuky. Informace k této kvalifikaci jsou uvedeny ve Směrnici děkana Seznámení studentů s bezpečnostními předpisy.

Pravidla hodnocení a ukončení předmětu

Do 30 bodů za práci v semestru.
Do 70 bodů za zkoušku.

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Učební cíle

Cílem předmětu je seznámit studenty se současným stavem digitální techniky vhodnou kombinací teorie, intuitivniho přístupu a praktického cvičení na vývojových kitech s obvodem FPGA. Studenti se výuce naučí metodice návrhu digitálních obvodů, která je aplikovatelná na jakoukoliv platformu – FPGA, ASIC, diskrétní řešení.
Absolvent předmětu:
- je schopen vysvětlit podstatu funkcí běžných logických obvodů sekvenční a kombinační logiky
- umí ručně navrhnout jednoduché kombinační a sekvenční obvody
- je schopen vysvětlit základní metodiku návrhu sekvenčních systémů
- je schopen vysvětlit základní metodiku návrhu stavových automatů
- umí navrhnout jednoduché kombinační a sekvenční obvody s využitím jazyka HDL
- je schopen vysvětlit metodiku synchronního návrhu

Studijní opory

elektronické texty, prezentace, videonávody  

Základní literatura

Frank Bruno, Guy Eschemann, The FPGA Programming Handbook - Second Edition: An essential guide to FPGA design for transforming ideas into hardware using SystemVerilog and VHDL, 2024, ISBN 978-1805125594 (EN)
Kang, Yusuf Leblebici, Chulwoo Kim, CMOS Digital Integrated Circuits, 2019, ISBN 978-9353165093 (EN)
Pinker, J., Poupa, M., Číslicové systémy a jazyk VHDL, BEN - Technická literatura, 2006, ISBN: 80-7300-198-5 (CS)
Volnei A. Pedroni, Circuit Design with VHDL, third edition, 2023, ISBN 978-0262042642 (EN)

Zařazení předmětu ve studijních plánech

  • Program BPC-NCP bakalářský 2 ročník, letní semestr, povinný
  • Program BPC-EKT bakalářský 0 ročník, letní semestr, volitelný
  • Program BPC-MET bakalářský 2 ročník, letní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

1.-4. Kombinační obvody - ruční návrh, jazyk VHDL 5.-6. Sekvenční obvody - ruční návrh, jazyk VHDL 7.-9. Stavové automaty - ruční návrh, jazyk VHDL

Laboratorní cvičení

39 hod., povinná

Vyučující / Lektor

doc. Ing. Lukáš Fujcik, Ph.D.

Osnova

1. Seznámení s vývojovým prostředím Xilinx ISE, základní přikazy jazyka VHDL
2. Základní logická hradla, Booleova algebra, De Morganovy zákony
3. Návrh dekodéru BCD kódu na 7-segmentový displej, kombinační logika
4. Návrh číslicového komparátoru, návrh základních aritmetických operací, kombinační
logika, strukturální popis
5. Řešení komplexního úkolu kombinační logikou - Chemická nádrž
6. Sekvenční logika – klopný obvod RS, klopný obvod D, klopný obvod JK, posuvný
registr
7. Sekvenční logika – návrh asynchronních a synchronních binárních čítačů, výhody a
nevýhody, využití
8. Sekvenční logika – návrh komplexního BCD čítače 0÷99, multiplexování 7-
segmentového displeje (dynamický režim), stavové automaty
9. Sekvenční logika - debouncer, čítače - měření doby reakce
10. Komplexní příklad – návrh řídicí logiky pro jednoduchý nápojový automat –
kombinační + sekvenční logika (stavové automaty)
11. Návrh 4-bitového pulsně šířkového modulátoru, návrh sekvenčního obvodu, pulsně
šířková modulace
12. Zápočtový týden, doměřování