bakalářská práce

Jednotky pro asynchronní přechody v obvodech FPGA

Text práce 809.01 kB

Autor práce: Ing. Jakub Cabal

Ak. rok: 2014/2015

Vedoucí: Ing. Marek Bohrn, Ph.D.

Oponent: doc. Ing. Lukáš Fujcik, Ph.D.

Abstrakt:

Cílem této práce je provést rozbor a implementaci jednotek pro řešení asynchronních přechodů v obvodech FPGA. Tyto přechody jsou nevyhnutelné ve složitějších obvodových návrzích a jejich nesprávná implementace může vést ke ztrátě nebo poškození dat. Dále se práce zaměřuje na aplikování správných omezujících podmínek (constraints). V praktické části této práce je popsána realizovaná knihovna asynchronních přechodů. Dále praktická část práce popisuje vytvořenou metodiku použití asynchronních přechodů, jejíž uplatnění je demonstrováno na případové studii v obvodu síťové karty vytvořeném pro akceleračníkartu COMBO-80G.

Klíčová slova:

FPGA, VHDL, asynchronní přechod, FIFO, omezující podmínky

Termín obhajoby

15.06.2015

Výsledek obhajoby

obhájeno (práce byla úspěšně obhájena)

znamkaAznamka

Klasifikace

A

Průběh obhajoby

Student seznámil státní zkušební komisi s řešením své bakalářské práce a zodpověděl otázky a připomínky oponenta. Dále odpověděl na otázky komise: 1) Co znamená zkratka Open Loop SMD? 2) Čím se zabývala případová studie? 3) Jsou časové intervaly v desítkách pikosekund reálné? Jak byly určeny? 4) Byla určena analýza chybovosti převodu?

Jazyk práce

čeština

Fakulta

Ústav

Studijní program

Elektrotechnika, elektronika, komunikační a řídicí technika (EEKR-B)

Studijní obor

Mikroelektronika a technologie (B-MET)

Složení komise

doc. Ing. Ivan Szendiuch, CSc. (předseda)
prof. Ing. Dalibor Biolek, CSc. (místopředseda)
Ing. Břetislav Mikel, Ph.D. (člen)
doc. Ing. Jan Pekárek, Ph.D. (člen)
Ing. Miroslav Zatloukal (člen)

Posudek vedoucího
Ing. Marek Bohrn, Ph.D.

Student Jakub Cabal vypracoval závěrečnou bakalářskou práci na téma Jednotky pro asynchronní přechody v obvodech FPGA. Cílem práce bylo provést rozbor možností řešení asynchronních signálových přechodů mezi hodinovými doménami v obvodech FPGA, navrhnout a vytvořit vhodné řešení s ohledem na použití v proprietárních datových sběrnicích používaných sdružením CESNET.

Po odborné ani formální stránce nemám k práci žádné výhrady. Navržené řešení je funkční. Realizace obvodu s asynchronním přechodem a nastavení omezujících podmínek jsou prováděny automaticky díky vytvořené knihovně, která obsahuje potřebné zdrojové kódy. Předložené řešení je pro zadavatele práce přínosné. Výsledná knihovna umožňuje urychlit postup návrhu obvodů a minimalizovat možnosti nesprávného ošetření asynchronních přechodů v signálových propojích mezi hodinovými doménami.

Student při řešení bakalářské práce pracoval velmi samostatně, většina konzultací probíhala zejména s konzultantem ze strany zadavatele (sdružení CESNET). Na úrovni práce ani doprovodného textu se absence konzultací se školitelem neprojevila. Oceňuji účast studenta a prezentaci projektu na soutěži Student EEICT 2015.

Celkově hodnotím práci jako velmi kvalitní a uděluji hodnocení stupněm A s počtem bodů 98. Výsledný počet bodů navržený vedoucím: 98
Zobrazit více

Známka navržená vedoucím: A

Cílem této práce je rozbor a implementace jednotek pro řešení asynchronních přechodů v obvodech FPGA. Tyto přechody jsou nevyhnutelné ve složitějších obvodových návrzích a jejich nesprávná implementace může vést ke ztrátě nebo poškození dat. Dále se práce zaměřuje na aplikování správných omezujících podmínek (constraints). V praktické části této práce je podrobně popsána navržená knihovna asynchronních přechodů a samotná metodika použití asynchronních přechodů, jejíž uplatnění je demonstrováno na případové studii v obvodu síťové karty vytvořeném pro akcelerační kartu COMBO-80G.
Odborná úroveň bakalářské práce je na velmi slušné úrovni a je řešena ve spolupráci s firmou CESNET. Některé myšlenky nejsou však formulovány nejlepším způsobem, případně jsou zavádějící. Logická struktura bakalářské práce a návaznost jednotlivých kapitol je na dobré úrovni. Uvítal jsem, že student do své práce vložil kapitolu „Shrnutí a zhodnocení výsledků“, kde popsal dosažené výsledky. Avšak v této kapitole jsou použity zkratky, ke kterým chybí jakékoliv vysvětlení, proč jsou zrovna tyto parametry časové analýzy důležité. Po formální stránce je práce na ucházející úrovni s velkým množstvím popisujících obrázků a grafů. Z práce je znatelné, že je student podrobně obeznámen s danou problematikou. Student efektivně využil dostupnou literaturu a získané znalosti použil pro zdárné dokončení bakalářské práce. Bylo by však vhodné, kdyby student uváděl skutečný seznam autorů příslušného zdroje jako např. u reference [6]. Otázky k obhajobě:
  1. Můžete podrobně vysvětlit, jakým způsobem byla provedena statická časová analýza? Určoval jste v podmínkách omezení časovou rezervu, které jste chtěl dosáhnout? Proč se při statické časové analýze zajímáte pouze o dobu přesahu?
Výsledný počet bodů navržený oponentem: 92
Zobrazit více

Známka navržená oponentem: A