Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail projektu
Období řešení: 01.01.2003 — 31.12.2003
Zdroje financování
Ministerstvo školství, mládeže a tělovýchovy ČR - Fond rozvoje vysokých škol (FRVŠ)
- plně financující (2002-04-10 - nezadáno)
O projektu
V posledních letech reagovali výrobci signálových procesorů na použití architektury s více přístupy u procesorů pro všeobecné použití uvedením nové řady signálových procesorů typu VLIW. Je to název pro delší programové instrukce, která je složena z dílčích částí pro paralelní řízení několika funkčních jednotek. Nová architektura klade vysoké požadavky na kompilátory i na znalosti a zkušenosti programátora z oblasti implementace algoritmů číslicového zpracování signálů v signálových procesorech. Cílem projektu je vybavit laboratoř signálových procesorů vývojovými kity osazenými nejnovějšími signálovými procesory TMS320C6711 s architekturou VLIW a připravit s nimi několik laboratorních úloh tak, aby se studenti seznámili se zásadami programování této moderní řady procesorů. Inovace se bude týkat především výuky předmětů Signálové procesory a Číslicové filtry. Při přípravě laboratorních úloh vzniknou knihovny zdrojových kódů vybraných algoritmů, které budou uloženy na souborovém serveru a studenti je mohou používat při řešení vlastních projektů. Na serveru budou uloženy i laboratorní návody a učební texty a budou přístupné přes síť Internet.
Originální jazyk
čeština
Řešitelé
Smékal Zdeněk, prof. Ing., CSc. - hlavní řešitelRajmic Pavel, prof. Mgr., Ph.D. - spoluřešitel
Útvary
Ústav telekomunikací- příjemce (10.04.2002 - nezadáno)
Výsledky
SYSEL, P., VRÁNA, J. Signálové procesory typu VLIW. In Proceedings of Audio Technologies and Processing ATP2003. Brno: Nakladatelstvi VUT, Brno, 2003, 2003. s. 76 ( s.)ISBN: 80-214-2391-9.Detail