Podpora návrhu pro snadnou testovatelnost číslicových obvodů popsaných na úrovni meziregistrových přenosů

Design for Testability Support for RT Level Digital Circuits

kniha odborná

čeština

Tato monografie popisuje komplexní formální přístup k diagnostice číslicových obvodů reprezentovaných popisem struktury na úrovni meziregistrových přenosů (úroveň RT). Jsou popsány základní problémy, kterým čelí návrhář takových obvodů v případě, že požaduje vybavit jím navrhovaný obvod vlastnostmi snadné testovatelnosti a také řešení těchto problémů. Všechna popsaná řešení jsou prezentována na jednotném modelu a ve spojení s vhodným generátorem testu vedou k ucelenému systému podpory návrhu snadno testovatelných obvodů. Popis na úrovni abstrakce odpovídající RT nese ještě dost informace o funkci obvodu, která se další syntézou ve struktuře obvodu stává stále méně zřetelná. Aplikovat principy návrhu pro snadnou testovatelnost již v rané fázi návrhu obvodu je výhodné - vede k nižší režii. Prezentovaná metoda analýzy testovatelnosti využívá konceptu i cest pro nalezení takových cest pro diagnostické informace přenášené během testu uvnitř obvodu, které jsou ovladatelné zvnějšku a nemění přenášenou informaci. Teprve až pro některý přenos diagnostických dat nutný k testu obvodu není možné využít stávající struktury obvodu, je doporučena modifikace. Kolize diagnostických dat z důvodu sdílení i cesty pro současný přenos různých diagnostických dat řeší metoda verifikace testovatelnosti využívající model aplikace testu založený na Petriho sítích. Model aplikace testu však též využívá metoda plánování testu. Popsaná metoda plánování testu řeší možnosti paralelní aplikace testu na různé části testovaného obvodu. Tím se může doba testu (s níž přímo souvisí cena testu) výrazně zkrátit. Podle vytvořeného plánu testu pak test obvodu řídí řadič testu, nahrazující v okamžiku testování původní řadič datových toků obvodu. Popsaná metoda automatizovaného generování řadiče testu využívá výstupů předchozích metod.

A complete formal approach to the RT level digital circuits diagnostics is presneted. To develop the methodology, formal tools were used. It allows to create a formal model of a circuit, to describe its diagnostic and testability properties and describe testability analysis algorithms, all of them formally. The concepts utilized in discrete mathematics and computer science are used. The entities which are objects of the circuit (circuit elements, interconnections, etc.) are subdivided into sets, other features and dependencies are expressed by relations. As the description language, the language of predicate logic is used. The exactness of the description and ability to transform problems of the testability analysis to well-known and solved problems of discrete mathematics and theoretical computer science are the main advantages of the formal approach.

Návrh pro snadnou testovatelnost, diagnostika číslicových obvodů, úroveň meziregistrových přenosů

Design for Testability, Digital Circuits Diagnostics, Register Transfer Level

RŮŽIČKA, R.

2007

21. 12. 2007

Fakulta informačních technologií VUT v Brně

Brno

978-80-214-3551-3

130