Evoluční snižování příkonu: Od obvodů na úrovni tranzistorů po neuronové sítě na čipu

Evolutionary reduction of power consumption: From transistor-level circuits till neural networks on the chip

článek ve sborníku mimo WoS a Scopus

čeština

Snižování příkonu integrovaných obvodů je v dnešní době, například u mobilních aplikací, velmi důležité. Práce se zabývá využitím evolučních algoritmů pro optimalizaci příkonu kombinačních obvodů. Zaměřuje se zejména na aplikaci této optimalizace v reálných systémech. Na čtyřech vybraných aplikacích ukazuje možnosti snížení příkonu pomocí evolučních algoritmů. Byly navrženy nové prvky vhodné do technologické knihovny definující strukturu jednotlivých hradel na úrovni tranzistorů, byla snížena spotřeba mediánových filtrů, byly představeny nové metody aproximačního řazení a zefektivněna energetická náročnost klasifikace pomocí neuronových sítí. Všechny tyto aplikace spojuje stejná metoda návrhu využívající evoluční přístup.

The decreasing of power consumption becomes to be very important. The aim of this work is to utilise evolutionary algorithms in order to optimisation of the power consumption of digital circuits. It focus on the application of the algorithms in the real-world problems. Four applications were selected to show the ability of the proposed algorithms to decrease the power. New modules described on the transistor-level were designed, the power consumption of median filters were reduced, the new methods of approximate sorting were shown and the new approach for approximation in neural networks was introduced.  

power consumptionevolutionary designneural networksmedian filtersorting networks

MRÁZEK, V.

14. 9. 2016

Fakulta informačních technologií VUT v Brně

Bořetice

978-80-214-5376-0

Počítačové architektury a diagnostika PAD 2016

61

64

4

https://www.fit.vut.cz/research/publication/11194/

PAD2016.pdf