Tento projekt základního výzkumu se zabývá novým přístupem k návrhu a implementaci inteligentních strojů. Cílem projektu je navrhnout a implementovat zařízení umožňující automaticky generovat inovativní řešení, která budou schopna soutěžit s výtvory kreativního návrháře a budou patentovatelná. Toto zařízení bude založeno na implementaci systému pro genetické programování akcelerované s využitím programovatelného hradlového pole, které na jednom čipu integruje jak  rekonfigurovatelnou logiku tak i procesory PowerPC. Pomocí tohoto zařízení budou automaticky generována patentovatelná řešení v oblastech návrhu číslicových obvodů, plánování, zpracování obrazů, predikce, návrhu molekul apod. Protože toto zařízení bude zhotoveno jako relativně malý vestavěný systém, bude ho možné využít pro generování inteligentních řešení těch problémů, které dynamicky vznikají v reálných aplikacích, např. v mobilních systémech, adaptivních dopravních kontrolérech, robotech apod. Jedná se o multidisciplinární projekt umělé inteligence a různých vědeckých a inženýrských oborů.

Description in English
This basic research project deals with a new approach to the design and implementation of intelligent machines. The aim of this project is to design and implement a machine that will be able to automatically generate human-competitive and patentable inventions. This machine will be based on a genetic programming system accelerated using a field programmable gate array that integrates reconfigurable logic as well as PowerPC processors on a single chip. The machine will be utilized to produce human-competitive and patentable inventions in areas of digital circuit design, scheduling, image processing, predicting, molecular design etc. As this machine will be available as a relatively small embedded device it can be utilized to generate intelligent solutions to the dynamically emerging problems in real-world applications, e.g. in mobile systems, adaptive traffic controllers, robots etc. This is a multidisciplinary project of artificial intelligence and various scientific and engineering fields.

Keywords
evoluční návrh, programovatelné hradlové pole, patent

Key words in English
evolutionary design, field programmable gate array, patent

GA102/07/0850

Czech

Sekanina Lukáš, prof. Ing., Ph.D. - principal person responsible
Bidlo Michal, doc. Ing., Ph.D. - fellow researcher

Department of Computer Systems
- responsible department (1.1.1989 - not assigned)
Evolvable Hardware Research Group
- internal (27.3.2006 - 31.12.2009)
Department of Computer Systems
- co-beneficiary (27.3.2006 - 31.12.2009)

VAŠÍČEK, Z. Acceleration Methods for Evolutionary Design of Digital Circuits. Brno: 2012. p. 0-0.
Detail

BIDLO, M. Evolutionary Design of Generic Structures Using Instruction-Based Development. Brno: Department of Computer Systems FIT BUT, 2009. p. 0-0.
Detail

VAŠÍČEK, Z.; SEKANINA, L.: Tools4CGP; Nástroje pro kartézské genetické programování. Software je  ke stažení z URL: http://www.fit.vutbr.cz/~vasicek/cgp/tools. URL: https://www.fit.vut.cz/research/product/61/. (software)
Detail

SEKANINA, L. Evolvable hardware. In Handbook of Natural Computing. Berlin: Springer Verlag, 2012. p. 1657-1705. ISBN: 978-3-540-92909-3.
Detail

SEKANINA, L.; VAŠÍČEK, Z.; Vysoké učení technické v Brně, Fakulta informačních technologií: Nelineární obrazový filtr. UV020017, užitný vzor. Praha (2009)
Detail

ŠIMEK, V.; RŮŽIČKA, R.; SEKANINA, L.; VAŠÍČEK, Z.: REPOMOkit; REPOMOkit - univerzální vývojová platforma pro polymorfní elektroniku. Ústav počítačových systémů, Fakulta informačních technologií VUT v Brně. URL: https://www.fit.vut.cz/research/product/93/. (funkční vzorek)
Detail

VAŠÍČEK, Z.; SEKANINA, L.: EHWFILTER; Hardware Accelerator for Evolutionary Image Filters Design. Ústav počítačových systémů, Fakulta informačních technologií VUT v Brně, Božetěchova 2, 612 66 Brno, http://www.fit.vutbr.cz/units/UPSY/. URL: https://www.fit.vut.cz/research/product/94/. (funkční vzorek)
Detail

PEČENKA, T.; KOTÁSEK, Z.: Cirgen; RTL benchmark circuit generator. Software je společně se sadou vytvořených testovacích obvodů ke stažení z URL: http://www.fit.vutbr.cz/~pecenka/cirgen/. URL: https://www.fit.vut.cz/research/product/55/. (software)
Detail

JAROŠ, J. Evolutionary Design of Collective Communications on Wormhole Networks. Brno: Department of Computer Systems FIT BUT, 2010.
Detail

HORNBY, G.; SEKANINA, L.; HADDOW, P. Proceedings of Evolvable Systems: From Biology to Hardware. Lecture Notes in Computer Science. Berlin: Springer Verlag, 2008. p. 0-0. ISBN: 978-3-540-85856-0.
Detail

SEKANINA, L.; VAŠÍČEK, Z.; RŮŽIČKA, R.; BIDLO, M.; JAROŠ, J.; ŠVENDA, P. Evoluční hardware: Od automatického generování patentovatelných invencí k sebemodifikujícím se strojům. Edice Gerstner. Edice Gerstner. Praha: Nakladatelství Academia, 2009. 328 s. ISBN: 978-80-200-1729-1.
Detail

JAROŠ, J. Evolutionary Design of Collective Communications on Wormhole Networks. Brno: Publishing house of Brno University of Technology VUTIUM, 2010. 183 p. ISBN: 978-80-214-4208-5.
Detail

SCHWARZ, J.; JAROŠ, J. Parallel Bivariate Marginal Distribution Algorithm with Probability Model Migration. In Linkage in Evolutionary Computation. LNSC, Studies in Computational Intelligence Vol. 157. Berlin / Heidelberg: Springer Verlag, 2008. p. 3-23. ISBN: 978-3-540-85067-0.
Detail

SEKANINA, L.; MARTÍNEK, T. Evolving Image Operators Directly in Hardware. In Genetic and Evolutionary Computation for Image Processing and Analysis. EURASIP Book Series on Signal Processing and Communications, Volume 8. New York: Hindawi Publishing Corporation, 2007. p. 93-112. ISBN: 978-977-454-001-1.
Detail

VAŠÍČEK, Z.; SEKANINA, L. Hardware Accelerator of Cartesian Genetic Programming with Multiple Fitness Units. Computing and Informatics, 2010, vol. 29, no. 6, p. 1359-1371. ISSN: 1335-9150.
Detail

BIDLO, M.; ŠKARVADA, J. Instruction-based development: From evolution to generic structures of digital circuits. International Journal of Knowledge-Based and Intelligent Engineering Systems, 2008, vol. 12, no. 3, p. 221-236. ISSN: 1327-2314.
Detail

PEČENKA, T.; SEKANINA, L.; KOTÁSEK, Z. Evolution of Synthetic RTL Benchmark Circuits with Predefined Testability. ACM TRANSACTIONS ON DESIGN AUTOMATION OF ELECTRONIC SYSTEMS, 2008, vol. 13, no. 3, p. 1-21. ISSN: 1084-4309.
Detail

DVOŘÁK, V. Implementation of Combinational and Sequential Functions in Embedded Firmware. International Journal of Software Engineering and Its Applications, 2008, vol. 2, no. 1, p. 43-54. ISSN: 1738-9984.
Detail

DVOŘÁK, V.; MIKUŠEK, P. Firmware Optimization for Embedded Logic Control. Programmable devices and systems, 2009, roč. 2009, č. 1, s. 109-114. ISSN: 1474-6670.
Detail

SEKANINA, L. Evolved Computing Devices and the Implementation Problem. MINDS AND MACHINES, 2007, vol. 17, no. 3, p. 311-329. ISSN: 0924-6495.
Detail

Responsibility: Sekanina Lukáš, prof. Ing., Ph.D.