Publication detail

Analýza a zlepšení testovatelnosti RTL číslicového obvodu

STRNADEL, J.

Original Title

Analýza a zlepšení testovatelnosti RTL číslicového obvodu

English Title

Testability analysis and improvements of a RTL digital circuit

Type

article in a collection out of WoS and Scopus

Language

Czech

Original Abstract

Příspěvek se věnuje blízkým tématům, problémům a pojmům souvisejícím s výzkumem v rámci mé disertační práce a používá jich k objasnění motivace a cílů tohoto výzkumu. Ten je zaměřen zejména na návrh efektivní metody analýzy testovatelnosti RTL číslicových obvodů a demonstraci jejího použití při automatizovaném návrhu pro snadnou testovatelnost s využitím techniky scan.

English abstract

The paper deals with topics, problems and terms which are close to my PhD research and uses them to demonstrate the motivation and goals of my PhD research and thesis. The research is directed to design an efficient RTL testability analysis method and to demonstrate its application in automated DFT process using scan technique.

Keywords

Testovatelnost, analýza testovatelnosti, návrh pro snadnou testovatelnost, strukturovaný návrh, částečný scan, úplný scan

Key words in English

Testability, testability analysis, design for testability, structured design, partial scan, full scan

Authors

STRNADEL, J.

RIV year

2003

Released

7. 10. 2003

Publisher

Fakulta informačních technologií VUT v Brně

Location

Brno

ISBN

80-214-2471-0

Book

Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika

Pages from

24

Pages to

29

Pages count

6

BibTex

@inproceedings{BUT10893,
  author="Josef {Strnadel}",
  title="Analýza a zlepšení testovatelnosti RTL číslicového obvodu",
  booktitle="Sborník příspěvků ze semináře Počítačové Architektury & Diagnostika",
  year="2003",
  pages="24--29",
  publisher="Fakulta informačních technologií VUT v Brně",
  address="Brno",
  isbn="80-214-2471-0"
}