Optimalizace plánování testu vzhledem k příkonu

Low power test scheduling optimization

conference paper

Czech

Příspěvek se zabývá optimalizací testu číslicového obvodu pro nízký příkon během aplikace testu. V příspěvku je prezentován princip metody využívající změn posloupnosti registrů v řetězci scan a změn posloupností testovacích vektorů. Dále je rozebrán stav prací na tématu disertační práce, jsou popsány metody, které byly zatím úspěšně implementovány a jsou prezentovány dílčí dosažené výsledky.

The paper deals with digital circuit test optimization for low power consumption during test application. In the paper there is described method that for this task exploits ordering of registers in scan chain and ordering of test vectors. Further in the paper there is presented status of work so far done on dissertation thesis. There were also described implemented methods and experimental results obtained.

Číslicový obvod, testování, nízký příkon, optimalizace

Digital circuit, testing, low power consumption, optimization

ŠKARVADA, J.

2007

17. 9. 2007

Západočeská univerzita v Plzni

Plzeň

978-80-7043-605-9

Počítačové architektury a diagnostika 2007

85

92

8