Publication detail

Vestavěný tester sériových spojů založený na FPGA

KOLOUCH, J.

Original Title

Vestavěný tester sériových spojů založený na FPGA

English Title

FPGA Based Embedded Tester for Serial Links

Type

journal article - other

Language

Czech

Original Abstract

V článku je popsán princip činnosti testovacího modulu určeného pro sériové spoje. Modul generuje pseudonáhodnou testovací posloupnost, která je spojem přenášena a zde testována na chyby vzniklé při přenosu spojem. Je zde stručně komentováno použití bloků nacházejících se v obvodu FPGA typu Spartan-3 pro realizaci testeru.

English abstract

Functional principle of testing module for serial links is described. Module generates pseudo-random test sequence that is transmitted by the link and then tested for errors occuring in the transmission. The use of FPGA (Spartan-3) blocks in tester module design is briefly commented.

Keywords

pseudonáhodná sekvence, čítač LFSR, chybovost, BER, sériový spoj, FPGA

Key words in English

pseudo-random sequence, LFSR counter, bit error rate, serial link, FPGA

Authors

KOLOUCH, J.

RIV year

2006

Released

14. 6. 2006

Publisher

FCC Public s.r.o.

ISBN

1210-9592

Periodical

Automa

Year of study

12

Number

6

State

Czech Republic

Pages from

40

Pages to

41

Pages count

2

BibTex

@article{BUT43222,
  author="Jaromír {Kolouch}",
  title="Vestavěný tester sériových spojů založený na FPGA",
  journal="Automa",
  year="2006",
  volume="12",
  number="6",
  pages="40--41",
  issn="1210-9592"
}