Detail publikace

Vestavěný tester sériových spojů založený na FPGA

KOLOUCH, J.

Originální název

Vestavěný tester sériových spojů založený na FPGA

Anglický název

FPGA Based Embedded Tester for Serial Links

Typ

článek v časopise - ostatní, Jost

Jazyk

čeština

Originální abstrakt

V článku je popsán princip činnosti testovacího modulu určeného pro sériové spoje. Modul generuje pseudonáhodnou testovací posloupnost, která je spojem přenášena a zde testována na chyby vzniklé při přenosu spojem. Je zde stručně komentováno použití bloků nacházejících se v obvodu FPGA typu Spartan-3 pro realizaci testeru.

Anglický abstrakt

Functional principle of testing module for serial links is described. Module generates pseudo-random test sequence that is transmitted by the link and then tested for errors occuring in the transmission. The use of FPGA (Spartan-3) blocks in tester module design is briefly commented.

Klíčová slova

pseudonáhodná sekvence, čítač LFSR, chybovost, BER, sériový spoj, FPGA

Klíčová slova v angličtině

pseudo-random sequence, LFSR counter, bit error rate, serial link, FPGA

Autoři

KOLOUCH, J.

Rok RIV

2006

Vydáno

14. 6. 2006

Nakladatel

FCC Public s.r.o.

ISSN

1210-9592

Periodikum

Automa

Ročník

12

Číslo

6

Stát

Česká republika

Strany od

40

Strany do

41

Strany počet

2

BibTex

@article{BUT43222,
  author="Jaromír {Kolouch}",
  title="Vestavěný tester sériových spojů založený na FPGA",
  journal="Automa",
  year="2006",
  volume="12",
  number="6",
  pages="40--41",
  issn="1210-9592"
}