Publication detail

Programovatelné logické obvody - jazyk Verilog

KOLOUCH, J.

Original Title

Programovatelné logické obvody - jazyk Verilog

English Title

Programmable logic devices - the Verilog language

Type

course reader

Language

Czech

Original Abstract

Syntaxe jazyka Verilog. Modelování kombinačních a sekvenčních subsystémů. Ověření funkce a časových parametrů modelů. Příklady konstrukcí v jazyku Verilog.

English abstract

Syntax of Verilog language. Modeling of combinational and sequential subsystems. Functional and timing verification of models. Examples of Verilog Language designs.

Keywords

jazyk Verilog; syntéza; implementace; časová analýza; simulace; kombinační a sekvenční subsystémy; stavové automaty

Key words in English

Verilog language; synthesis; implementation; simulation; timing analysis; combinational and sequential subsystems; state machines

Authors

KOLOUCH, J.

Released

11. 11. 2010

Publisher

Vysoké učení technické v Brně, FEKT

Location

Brno

Pages from

1

Pages to

71

Pages count

71

BibTex

@misc{BUT59884,
  author="Jaromír {Kolouch}",
  title="Programovatelné logické obvody - jazyk Verilog",
  year="2010",
  pages="1--71",
  publisher="Vysoké učení technické v Brně, FEKT",
  address="Brno",
  note="course reader"
}