Detail publikace

Programovatelné logické obvody - jazyk Verilog

KOLOUCH, J.

Originální název

Programovatelné logické obvody - jazyk Verilog

Anglický název

Programmable logic devices - the Verilog language

Typ

skriptum

Jazyk

čeština

Originální abstrakt

Syntaxe jazyka Verilog. Modelování kombinačních a sekvenčních subsystémů. Ověření funkce a časových parametrů modelů. Příklady konstrukcí v jazyku Verilog.

Anglický abstrakt

Syntax of Verilog language. Modeling of combinational and sequential subsystems. Functional and timing verification of models. Examples of Verilog Language designs.

Klíčová slova

jazyk Verilog; syntéza; implementace; časová analýza; simulace; kombinační a sekvenční subsystémy; stavové automaty

Klíčová slova v angličtině

Verilog language; synthesis; implementation; simulation; timing analysis; combinational and sequential subsystems; state machines

Autoři

KOLOUCH, J.

Vydáno

11. 11. 2010

Nakladatel

Vysoké učení technické v Brně, FEKT

Místo

Brno

Strany od

1

Strany do

71

Strany počet

71

BibTex

@misc{BUT59884,
  author="Jaromír {Kolouch}",
  title="Programovatelné logické obvody - jazyk Verilog",
  year="2010",
  pages="1--71",
  publisher="Vysoké učení technické v Brně, FEKT",
  address="Brno",
  note="course reader"
}