Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail předmětu
FEKT-MPLDAk. rok: 2013/2014
Studenti prohloubí své znalosti číslicové techniky, především s ohledem na implementaci digitálních systémů v obvodech PLD (FPGA a CPLD) a ASIC. V rámci přednášek získají přehled o současném stavu technologie těchto obvodů, používaných architektur, principu návrhu a použití základní bloků číslicové techniky (čítače, stavové automaty, paměťové struktury). V rámci počítačových cvičení se naučí pracovat s návrhovým systémem pro obvody FPGA/CPLD. To zahrnuje popis číslicového systému (VHDL, schéma, IP jádra), jeho implementace a verifikaci s využitím simulátoru. Po absolvování kurzu jsou studenti schopni navrhnout a s využitím jazyka VHDL nakonfigurovat jednoduchý systém s obvodem FPGA.
Jazyk výuky
Počet kreditů
Garant předmětu
Zajišťuje ústav
Výsledky učení předmětu
Prerekvizity
Korekvizity
Plánované vzdělávací činnosti a výukové metody
Způsob a kritéria hodnocení
Osnovy výuky
Učební cíle
Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky
Doporučené volitelné složky programu
Základní literatura
Doporučení literatura
Zařazení předmětu ve studijních plánech
obor M-TIT , 1 ročník, letní semestr, volitelný mimooborovýobor M-MEL , 2 ročník, letní semestr, volitelný mimooborovýobor M-SVE , 2 ročník, letní semestr, volitelný mimooborovýobor M-EST , 1 ročník, letní semestr, volitelný oborový
obor M1-EST , 1 ročník, letní semestr, volitelný oborovýobor M1-TIT , 1 ročník, letní semestr, volitelný mimooborovýobor M1-MEL , 1 ročník, letní semestr, volitelný mimooborovýobor M1-SVE , 1 ročník, letní semestr, volitelný mimooborový
obor ET-CZV , 1 ročník, letní semestr, volitelný oborový
Přednáška
Vyučující / Lektor
Osnova
Cvičení na počítači
Elektronické učební texty