Detail předmětu

Funkční verifikace číslicových systémů

FIT-FVSAk. rok: 2017/2018

Aktuální důležitost funkční verifikace. Specifikace požadavků a verifikační plán. Simulace a příprava testovacích prostředí. Funkční verifikace a její metody (generování pseudo-náhodných verifikačních stimulů, verifikace řízená pokrytím, verifikace založená na tvrzeních, samokontrolní mechanismy). Verifikační metodiky a jazyk SystemVerilog. Reportování a oprava nalezených chyb. Emulace a FPGA prototypování.

Jazyk výuky

čeština

Počet kreditů

5

Garant předmětu

doc. Ing. Zdeněk Kotásek, CSc.

Zajišťuje ústav

Ústav počítačových systémů (UPSY)

Výsledky učení předmětu

Student zná základní techniky funkční verifikace číslicových systémů: simulaci, funkční verifikaci a její metody, emulaci a prototypování. Umí analyzovat zdrojové kódy a výstupy nástrojů pro funkční verifikaci, umí lokalizovat chyby a zařídit jejich opravu. Umí vytvářet základní verifikační prostředí v jazyku SystemVerilog podle aktuálních metodik (OVM, UVM) pro funkční verifikaci. Získal znalosti, které jsou značnou výhodou při práci v oblasti návrhu číslicových obvodů.

Prerekvizity

Základy návrhu číslicových systémů, základy programování.

Způsob a kritéria hodnocení

Hodnocení studia je založeno na bodovacím systému. Pro úspěšné absolvování předmětu je nutno dosáhnout 50 bodů.

Zápočet není ustanoven.

Osnovy výuky

    Osnova přednášek:
    1. Důvody funkční verifikace číslicových systémů. Historie funkční verifikace, jazyků HDL a HVL. Specifikace požadavků a verifikační plán.
    2. Testování modelů číslicových systémů pomocí simulace. Jazyk VHDL. Tvorba testovacích prostředí. Nejpoužívanější simulátory.
    3. Úvod do funkční verifikace. Techniky funkční verifikace.
    4. Metodiky tvorby verifikačních prostředí. HVL jazyky.
    5. Generovaní verifikačních testů ve formě pseudo-náhodných stimulů. Přímé testy. Omezující podmínky.
    6. Verifikace řízená pokrytím. Metriky pokrytí. Měření a analýza pokrytí.
    7. Samo-kontrolní mechanizmy.
    8. Tvorba tvrzení. Jazyky pro tvorbu tvrzení. Hlášení chyb.
    9. Verifikace založená na tvrzeních.
    10. Emulace a prototypování.
    11. Ladění přímo v obvodě.
    12. Zvaná přednáška hosta z praxe.
    13. Speciální případy verifikace číslicových obvodů. Další verifikační přístupy. Výzvy a otevřené problémy verifikace.

    Osnova laboratorních cvičení:
    1. Tvorba testovacích okolí pro aritmeticko-logickou jednotku (ALU).
    2. Tvorba verifikačního prostředí pro ALU.
    3. Verifikace ALU řízena pokrytím. 
    4. Verifikace ALU založena na tvrzeních.

    Osnova ostatní - projekty, práce:
    Návrh a implementace verifikačního prostředí pro vybraný číslicový systém.

Učební cíle

Získat přehled o funkční verifikaci číslicových systémů, pozornost se věnuje problematice přípravy testovacích prostředí (testbenchů), funkční verifikaci a emulaci. Získat praktické dovednosti s funkční verifikací číslicových systémů, které používají přední výrobci číslicových obvodů. Zvládnutí tvorby testovacích a verifikačních prostředí podle aktuálních a běžně používaných metodik (OVM, UVM). Zvládnutí poskytnutí přesných informací o objevených chybách, nebo jejich přímého odstranění.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Účast na laboratorních cvičeních a vypracování projektu v předepsaném termínu.

Základní literatura

* Myer, A.: Principles of Functional Verification, Newnes, USA, 2003. ISBN: 0750676175. * Bergeron, J.: Writing Testbenches using SystemVerilog, Springer, USA, 2006. ISBN: 0387292217 * Spear, Ch., Tumbush, G., SystemVerilog for Verification: A Guide to Learning the Testbench Language Features, Springer, USA, 2012. ISBN: 1461407141. * Haque, F., Michelson, J., Khan, K.: The Art of Verification with SystemVerilog Assertions, Verification Central, USA, 2006. ISBN: 0971199418. 

Doporučená literatura

Přednáškové materiály v elektronické formě.

Zařazení předmětu ve studijních plánech

  • Program IT-MGR-2 magisterský navazující

    obor MMI , 0 ročník, letní semestr, volitelný
    obor MBI , 0 ročník, letní semestr, volitelný
    obor MSK , 0 ročník, letní semestr, volitelný
    obor MMM , 0 ročník, letní semestr, volitelný
    obor MBS , 0 ročník, letní semestr, volitelný
    obor MPV , 0 ročník, letní semestr, volitelný
    obor MIS , 0 ročník, letní semestr, volitelný
    obor MIN , 0 ročník, letní semestr, volitelný
    obor MGM , 0 ročník, letní semestr, volitelný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Zdeněk Kotásek, CSc.

Osnova

  1. Důvody funkční verifikace číslicových systémů. Historie funkční verifikace, jazyků HDL a HVL. Specifikace požadavků a verifikační plán.
  2. Testování modelů číslicových systémů pomocí simulace. Jazyk VHDL. Tvorba testovacích prostředí. Nejpoužívanější simulátory.
  3. Úvod do funkční verifikace. Techniky funkční verifikace.
  4. Metodiky tvorby verifikačních prostředí. HVL jazyky.
  5. Generovaní verifikačních testů ve formě pseudo-náhodných stimulů. Přímé testy. Omezující podmínky.
  6. Verifikace řízená pokrytím. Metriky pokrytí. Měření a analýza pokrytí.
  7. Samo-kontrolní mechanizmy.
  8. Tvorba tvrzení. Jazyky pro tvorbu tvrzení. Hlášení chyb.
  9. Verifikace založená na tvrzeních.
  10. Emulace a prototypování.
  11. Ladění přímo v obvodě.
  12. Zvaná přednáška hosta z praxe.
  13. Speciální případy verifikace číslicových obvodů. Další verifikační přístupy. Výzvy a otevřené problémy verifikace.

Laboratorní cvičení

8 hod., povinná

Vyučující / Lektor

doc. Ing. Zdeněk Kotásek, CSc.

Osnova

  1. Tvorba testovacích okolí pro aritmeticko-logickou jednotku (ALU).
  2. Tvorba verifikačního prostředí pro ALU.
  3. Verifikace ALU řízena pokrytím. 
  4. Verifikace ALU založena na tvrzeních.

Projekt

18 hod., nepovinná

Vyučující / Lektor

doc. Ing. Zdeněk Kotásek, CSc.