Detail předmětu

Návrh číslicových systémů

FIT-INCAk. rok: 2017/2018

Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy. Booleova algebra, reprezentace logických funkcí: algebraické formy, minimalizace logických výrazů, návrh kombinačních logických sítí. Analýza činnosti logických sítí: souběh a hazard. Vybrané logické bloky: sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka. Jednoduché asynchronní logické sítě: návrh a analýza činnosti. Sekvenční logické obvody a sítě, klopné obvody. Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí: kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu. Návrh jednoduchého číslicového zařízení: návrhové systémy CAD, jazyky pro návrh, kroky návrhu. Cílové technologie. Programovatelné logické obvody.

Jazyk výuky

čeština

Počet kreditů

5

Výsledky učení předmětu

Základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.

Prerekvizity

Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.

Způsob a kritéria hodnocení

Získání min. 5 bodů z projektu je podmínka nutná pro udělení zápočtu. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, zápočet nebude udělen a dále bude zváženo zahájení disciplinárního řízení.

Osnovy výuky

    Osnova přednášek:
    • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
    • Booleova algebra, reprezentace logických funkcí, algebraické formy, logické obvody.
    • Minimalizace logických výrazů: Karnaghovy mapy, Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí. 
    • Kreslení logických a funkčních schémat. Analýza činnosti logických sítí: souběh a hazard.
    • Kombinační logické obvody: multiplexor, demultiplexor, dekodér, kodér.
    • Kombinační logické obvody: komparátor, sčítačka, odčítačka, aritmetická a logická jednotka.
    • Stavové automaty a jejich reprezentace. Klopné obvody.
    • Sekvenční logické obvody: kódování stavů, optimalizace a implementace.
    • Registry, čítače, posuvné registry, děličky kmitočtu.
    • Jazyk VHDL, syntéza logických obvodů.
    • Návrh jednoduchých číslicových obvodů: návrhové systémy, kroky návrhu, FITkit.
    • Programovatelné logické obvody.
    • Technologie logických obvodů.

    Osnova numerických cvičení:
    • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
    • Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
    • Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
    • Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
    • Vybrané logické komponenty: multiplexor, demultiplexor, kodér, dekodér, sčítačka, ALU.
    • Využití komponent pro implementace logických funkcí. 
    • Stavové automaty a jejich reprezentace. Návrh synchronních sekvenčních sítí.
    • Návrh logických sítí s programovatelnými logickými obvody.

    Osnova počítačových cvičení:
    • Seznámení se s CAD návrhovými systémy. Modelování vzorových příkladů zadaných učitelem.
    • Modelování samostatně navržených logických sítí.

    Osnova ostatní - projekty, práce:
    • Individuální projekt v rozsahu 3 hodin.

Učební cíle

Cílem předmětu je získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Znalosti studentů jsou ověřovány půlsemestrální zkouškou (20 bodů), vypracováním projektu (25 bodů) v předepsaném termínu a semestrální zkouškou. Pro získání bodů ze semestrální zkoušky je nutné ji vypracovat tak, aby byla hodnocena nejméně 25 body (z celkem 55 bodů). V opačném případě bude semestrální zkouška hodnocena 0 body. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, příslušné body nebudou uděleny a dále bude zváženo zahájení disciplinárního řízení.

Prerekvizity a korekvizity

Základní literatura

Harris, D., Harris, S.: Digital Design and Computer Architecture 2nd Edition, Morgan Kaufmann, eBook ISBN: 9780123978165, paperback ISBN: 9780123944245, 2012. (EN)
Mano, M. M. R, Ciletti, D.: Digital Design (4th Edition), Prentice-Hall, ISBN:0131989243, 2006. (EN)
Wakerly, J. F.: Digital Design: Principles and Practices (4th Edition, Book only) 4th Edition, PEARSON, ISBN: 9788131713662, 8131713660, Edition: 4th Edition, 2008. (EN)

Doporučená literatura

Eysselt, M.: Logické systémy. Studijní opora, Učební text VUT Brno, vydáno 1980, 1985, 1990. Rozebráno: Lze si zapůjčovat v knihovnách v Brně, i na FIT. Frištacký, N., Kolesár, M., Kolenička, J., Hlavatý, J.: Logické systémy. SNTL Praha, ALFA Bratislava, 1986. Maurer, P.M.: Logic Design. University of South Florida, WWW vydání. Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i. XESS Corporation, WWW vydání. Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990. McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986. Cheung, J.Y. - Bredeson, J.G.: MODERN DIGITAL SYSTEMS DESIGN. West Publishing Company, USA, ISBN 0-314-47828-0, 1990. Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS. Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999. Eysselt, M.: Vybrané příklady podporující návrh číslicových systémů. Studijní opora, Učební text, FIT, 2002, 38 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům. Eysselt, M.: Logická a funkční schémata, výňatek z oborové normy ONT345553. Studijní opora, Učební text, FIT, 2002, 30 str. Tento text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům. Eysselt. M.: Funkční značky integrovaných obvodů, kreslení spojů. Studijní opora, Učební text, FIT, 2002, 12 str. Tento učební text zapůjčuje autor ke kopírování. Zde je WWW verze přístupná evidovaným studentům. Eysselt, M.: Digital Systems Design: Programmable Logic Devices. Studijní opora, Učební text, FIT VUT v Brně, 2003. Zde je WWW verze přístupná evidovaným studentům.

Zařazení předmětu ve studijních plánech

  • Program IT-BC-3 bakalářský

    obor BIT , 1 ročník, letní semestr, povinný

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

Osnova

  • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
  • Booleova algebra, reprezentace logických funkcí, algebraické formy, logické obvody.
  • Minimalizace logických výrazů: Karnaghovy mapy, Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí. 
  • Kreslení logických a funkčních schémat. Analýza činnosti logických sítí: souběh a hazard.
  • Kombinační logické obvody: multiplexor, demultiplexor, dekodér, kodér.
  • Kombinační logické obvody: komparátor, sčítačka, odčítačka, aritmetická a logická jednotka.
  • Stavové automaty a jejich reprezentace. Klopné obvody.
  • Sekvenční logické obvody: kódování stavů, optimalizace a implementace.
  • Registry, čítače, posuvné registry, děličky kmitočtu.
  • Jazyk VHDL, syntéza logických obvodů.
  • Návrh jednoduchých číslicových obvodů: návrhové systémy, kroky návrhu, FITkit.
  • Programovatelné logické obvody.
  • Technologie logických obvodů.

Cvičení odborného základu

10 hod., nepovinná

Vyučující / Lektor

Osnova

  • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
  • Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
  • Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
  • Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
  • Vybrané logické komponenty: multiplexor, demultiplexor, kodér, dekodér, sčítačka, ALU.
  • Využití komponent pro implementace logických funkcí. 
  • Stavové automaty a jejich reprezentace. Návrh synchronních sekvenčních sítí.
  • Návrh logických sítí s programovatelnými logickými obvody.

Projekt

3 hod., nepovinná

Vyučující / Lektor