Detail předmětu

Návrh číslicových systémů

FIT-INCAk. rok: 2018/2019

Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy. Booleova algebra, reprezentace logických funkcí: algebraické formy, minimalizace logických výrazů, návrh kombinačních logických sítí. Analýza činnosti logických sítí: souběh a hazard. Vybrané logické bloky: sčítačka, odčítačka, multiplexor, demultiplexor, dekodér, kodér, komparátor, aritmetická a logická jednotka. Jednoduché asynchronní logické sítě: návrh a analýza činnosti. Sekvenční logické obvody a sítě, klopné obvody. Stavové automaty a jejich reprezentace. Návrh synchronizovaných sekvenčních sítí: kódování stavů, optimalizace a implementace. Registr, čítač, posuvný registr, dělič impulsního kmitočtu. Návrh jednoduchého číslicového zařízení: návrhové systémy CAD, jazyky pro návrh, kroky návrhu. Cílové technologie. Programovatelné logické obvody.

Jazyk výuky

čeština

Počet kreditů

5

Garant předmětu

doc. Dr. Ing. Otto Fučík

Zajišťuje ústav

Ústav počítačových systémů (UPSY)

Výsledky učení předmětu

Základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.

Prerekvizity

Množiny, relace a zobrazení. Základní pojmy a axiomy Boolovy algebry. Základní pojmy teorie grafů. Základy elektrotechniky a základní aktivní a pasivní elektronické součástky.

Způsob a kritéria hodnocení

  • Půlsemestrální zkouška: 25 bodů.
  • Projekt a jeho ověření v laboratoři: 20 bodů.
  • Závěrečná zkouška: 55 bodů.
    Hranice pro úspěšnou zkoušku podle pravidel ECTS je 50 bodů.

    • Podmínky zápočtu:
    Získání min. 5 bodů z projektu je podmínka nutná pro udělení zápočtu. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, zápočet nebude udělen a dále bude zváženo zahájení disciplinárního řízení.

    Učební cíle

    Cílem předmětu je získat základní znalosti metod pro popis, analýzu a návrh kombinačních a sekvenčních logických sítí v číslicových systémech.

    Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

    Znalosti studentů jsou ověřovány půlsemestrální zkouškou (25 bodů), vypracováním projektu (20 bodů) v předepsaném termínu a semestrální zkouškou. Pro získání bodů ze semestrální zkoušky je nutné ji vypracovat tak, aby byla hodnocena nejméně 25 body (z celkem 55 bodů). V opačném případě bude semestrální zkouška hodnocena 0 body. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, příslušné body nebudou uděleny a dále bude zváženo zahájení disciplinárního řízení.

    Prerekvizity a korekvizity

    Základní literatura

    Harris, D., Harris, S.: Digital Design and Computer Architecture 2nd Edition, Morgan Kaufmann, eBook ISBN: 9780123978165, paperback ISBN: 9780123944245, 2012. (EN)
    Mano, M. M. R, Ciletti, D.: Digital Design (4th Edition), Prentice-Hall, ISBN:0131989243, 2006. (EN)
    Wakerly, J. F.: Digital Design: Principles and Practices (4th Edition, Book only) 4th Edition, PEARSON, ISBN: 9788131713662, 8131713660, Edition: 4th Edition, 2008. (EN)

    Doporučená literatura

    Amaral, J.N.: COMPUTER ORGANIZATION AND ARCHITECTURE I (http://www.cs.ualberta.ca/~amaral/courses/229/). University of Alberta, Edmonton, CA, 2003.
    Amaral, J.N.: COMPUTER ORGANIZATION AND ARCHITECTURE II (http://www.cs.ualberta.ca/~amaral/courses/329/). University of Alberta, Edmonton, CA, 2003.
    Bolton, M.: Digital Systems Design with Programmable Logic. Addison-Wesley Publishing Company, Cornwall, GB, ISBN 0-201-14545-6, 1990.
    Bout, D.V.: Pragmatic Logic Design With Xilinx Foundation 2.1i (http://www.xess.com/pragmatic-2_1.html). XESS Corporation, WWW Edition.
    Eysselt, M.: Digital Systems Design: Basic Set of Problems 1 (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7130) (SSI Circuits Networks). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-1se1.htm)).
    Eysselt, M.: Digital Systems Design: Basic Set of Problems 2 (http://www.fit.vutbr.cz/research/view_pub.php?id=7140) (MSI Circuits Networks). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-2se1.htm)).
    Eysselt, M.: Digital Systems Design: Binary Logic Elements (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7132) (Grafic Symbols for Diagrams). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-bsy1.htm)).
    Eysselt, M.: Digital Systems Design: Laboratory (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7131) (TTL Family Circuits and Functional Diagrams). Student-Text of the FIT, Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-lab1.htm)).
    Eysselt, M.: Digital Systems Design: Programmable Logic Devices (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7088) (Foundations & Examples). Student-Text of the FIT Brno UT, FIT Brno UT, 2003 (WWW version (http://www.fit.vutbr.cz/~eysselt/inc/inc-pld1.htm)).
    Eysselt, M.: Digital Systems Design: Slides 2003 (http://www.fit.vutbr.cz/research/view_pub.php.en?id=7133) (Set of Basic Slides). Student-Text of the FIT, Brno UT, 2003.
    Harris, D., Harris, S.: Digital Design and Computer Architecture 2nd Edition, Morgan Kaufmann, eBook ISBN: 9780123978165, paperback ISBN: 9780123944245, 2012.
    Cheung, J.Y. - Bredeson, J.G.: MODERN DIGITAL SYSTEMS DESIGN. West Publishing Company, USA, ISBN 0-314-47828-0, 1990.
    Mano, M. M. R, Ciletti, D.: Digital Design (4th Edition), Prentice-Hall, ISBN:0131989243, 2006.
    Maurer, P.M.: Logic Design (http://www.csee.usf.edu/~maurer/logic/). University of South Florida, WWW Edition.
    McCluskey, E.J.: LOGIC DESIGN PRICIPLES. Prentice-Hall, USA, ISBN 0-13-539768-5, 1986.
    Sasao, T.: SWITCHING THEORY FOR LOGIC SYNTHESIS (http://www.wkap.nl/prod/b/0-7923-8456-3). Kluwer Academic Publishers, Boston, USA, ISBN 0-7923-8456-3, 1999.
    Wakerly, J. F.: Digital Design: Principles and Practices (4th Edition, Book only) 4th Edition, PEARSON, ISBN: 9788131713662, 8131713660, Edition: 4th Edition, 2008.

    Zařazení předmětu ve studijních plánech

    • Program IT-BC-3 bakalářský

      obor BIT , 1 ročník, letní semestr, povinný

    Typ (způsob) výuky

     

    Přednáška

    39 hod., nepovinná

    Vyučující / Lektor

    doc. Ing. Michal Bidlo, Ph.D.
    doc. Ing. Jan Kořenek, Ph.D.
    doc. Dr. Ing. Otto Fučík
    doc. Ing. Tomáš Martínek, Ph.D.

    Osnova

    • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
    • Booleova algebra, reprezentace logických funkcí, algebraické formy, logické obvody.
    • Minimalizace logických výrazů: Karnaghovy mapy, Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí. 
    • Kreslení logických a funkčních schémat. Analýza činnosti logických sítí: souběh a hazard.
    • Kombinační logické obvody: multiplexor, demultiplexor, dekodér, kodér.
    • Kombinační logické obvody: komparátor, sčítačka, odčítačka, aritmetická a logická jednotka.
    • Stavové automaty a jejich reprezentace. Klopné obvody.
    • Sekvenční logické obvody: kódování stavů, optimalizace a implementace.
    • Registry, čítače, posuvné registry, děličky kmitočtu.
    • Jazyk VHDL, syntéza logických obvodů.
    • Návrh jednoduchých číslicových obvodů: návrhové systémy, kroky návrhu, FITkit.
    • Programovatelné logické obvody.
    • Technologie logických obvodů.

    Cvičení odborného základu

    10 hod., povinná

    Vyučující / Lektor

    Ing. Jiří Matoušek, Ph.D.
    doc. Ing. Tomáš Martínek, Ph.D.
    Ing. Michal Kekely

    Osnova

    • Binární čísla: poziční zápis čísel, převody mezi soustavami, reprezentace binárních čísel, binární aritmetické operace, kódy.
    • Boolova algebra, reprezentace logických funkcí, analýza činnosti jednoduchých kontaktových sítí.
    • Formy algebraických výrazů. Minimalizace logických výrazů: Quinův-McCluskeyho algoritmus, Petrickova funkce pokrytí.
    • Minimalizace logických výrazů: Karnaghovy mapy. Kreslení logických a funkčních schémat.
    • Vybrané logické komponenty: multiplexor, demultiplexor, kodér, dekodér, sčítačka, ALU.
    • Využití komponent pro implementace logických funkcí. 
    • Stavové automaty a jejich reprezentace. Návrh synchronních sekvenčních sítí.
    • Návrh logických sítí s programovatelnými logickými obvody.

    Projekt

    3 hod., povinná

    Vyučující / Lektor

    Ing. Jiří Matoušek, Ph.D.
    doc. Ing. Tomáš Martínek, Ph.D.
    Ing. Michal Kekely

    Osnova

    • Individuální projekt v rozsahu 3 hodin.