angličtina

Všech fakult

Absolvent předmětu: (1) dokáže vytvořit popis jednoduchého číslicového systému pomocí jazyka VHDL, (2) dokáže provést verifikaci číslicového systému s využitím jazyka VHDL, (3) je schopen vybrat vhodný typ stavového automatu pro konkrétní aplikaci a výběr zdůvodnit, (4) je schopen provést návrh a implementaci stavového automatu pomocí jazyka VHDL, (5) dokáže porovnat architektury různých obvodů PLD a vybrat vhodnou architekturu pro danou aplikaci, (6) je schopen stanovit požadavky na časové parametry designu a ověřit jejich splnění po jeho implementaci, (7) umí implementovat základní IP jádra, jako jsou paměti a jednoduché bloky pro číslicové zpracování signálů (FIR filtry), (8) dokáže do obvodu FPGA implementovat jednoduchý mikrokontrolér, naprogramovat jej a použít v cílové aplikaci, (9) je schopen stanovit požadavky na napájecí systém obvodu FPGA, (10) dokáže provést rozvahu a nalézt vhodné řešení signálové integrity.

Studenti musí znát základy impulzové a číslicové techniky: Booleova algebra, Karnaughovy mapy, pravdivostní tabulky, funkce základních hradel a klopných obvodů, princip a vlastnosti průchodu signálu aktivními a pasivními přenosovými články.

Metody vyučování zahrnují přednášky a cvičení na počítači. Předmět využívá e-learning (Moodle). Předmět je orientován silně prakticky s důrazem na zvládnutí látky v počítačovém cvičení.

Studenti jsou hodnoceni průběžně během semestru za aktivní práci v počítačových cvičeních. Povinná závěrečná zkouška se skládá z písemné, praktické a ústní části. Zkouška z předmětu bude probíhat distančně.

Přednášky:
1. Úvod do problematiky integrovaných číslicových obvodů, vznik a vývoj obvodů CPLD, FPGA.
2. Úvod do jazyka VHDL.
3. Základy číslicových systémů: hradla, klopné obvody, posuvné registry, čítače.
4. Teorie konečných stavových automatů, Moorův a Mealyho stavový automat.
5. Praktický návrh a aplikace konečných stavových automatů, mikrosekvencery.
6. Základní architektura obvodů FPGA a CPLD: logické buňky, propojovací struktura, vstupně/výstupní buňky.
7. Časové parametry číslicových obvodů, metastabilita, metody zvyšování pracovního kmitočtu.
8. Hodinové domény v obvodech FPGA, clock enabling, clock management, synchronní a asynchronní nulování.
9. Realizace paměťových struktur v FPGA, použití RAM, ROM, FIFO.
10. Číslicové zpracování signálů v FPGA, bloky pro podporu DSP operací.
11. Pokročilé bloky integrované v FPGA, HARD a SOFT IP jádra, implementace základních jader.
12. Procesory v FPGA, SoC, technologie výroby FPGA, konfigurace.
13. Integrita signálů, návrh plošných spojů a systému napájení pro FPGA, vliv radiace.

Cvičení na počítači:
1. Úvod do VHDL a návrhového systému ISE, constraints.
2. Základní příkazy, realizace kombinačních funkcí (dekodéry).
3. Použití hierarchického popisu, schéma.
4. Implementace sekvenčních systémů (čítače).
5. Stavové automaty, popis ve VHDL.
6. Strukturální popis, testbench, simulace.
7. LFSR čítač, časové parametry konstrukcí, spotřeba FPGA.
8. Použití IP jader.
9. Použití nástroje ChipScope.
10. Procesory v FPGA - PicoBlaze, základní princip použití.
11. Procesory v FPGA - PicoBlaze, vlastí periferie.
12. Procesory v FPGA - MicroBlaze.

Cílem předmětu je naučit studenty základní principy práce s moderními obvody PLD, především CPLD a FPGA, a to jak z hlediska jejich konfigurace (programování), tak jejich výběru a aplikace (začlenění do systému).

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

MAXFIELD, C. FPGAs: Instant Access. Newnes, 2008. (EN)
MAXFIELD, C. The Design Warrior's Guide to FPGAs. Elsevier, 2004. (EN)
PONG, P.C. FPGA Prototyping by VHDL Examples: Xilinx Spartan-3 Version. Wiley-Interscience, 2008. (EN)