Detail předmětu

Návrh počítačových systémů

FIT-INPAk. rok: 2022/2023

Princip procesoru. Koncepce počítačů von Neumannova typu. Typy informace, její zobrazení a kódování. Instrukce, jejich formáty a kódování, způsoby adresování, architektura instrukčního souboru. Modelování algoritmů a subsystémů ve VHDL. Řetězené zpracování. Aritmetické a logické operace. Řadič: základní funkce, obvodová a mikroprogramová realizace. Paměti: typy, organizace, řízení. Hierarchie pamětí, rychlá vyrovnávací paměť. Periferní jednotky, sběrnice a jejich řízení. Měření výkonnosti. Spolehlivost výpočetních systémů. Úvod do paralelních architektur.

Jazyk výuky

čeština

Počet kreditů

6

Garant předmětu

prof. Ing. Lukáš Sekanina, Ph.D.

Zajišťuje ústav

Ústav počítačových systémů (UPSY)

Výsledky učení předmětu

Studenti jsou schopni popsat činnost jednotlivých operačních, paměťových a řídicích podsystémů počítače a jejich vzájemnou komunikaci. Ovládají základy jazyka VHDL. Mají představu o vývojových trendech a možnostech výpočetní techniky.

Korekvizity

Booleova algebra, základy teorie elektrických obvodů, základní stavební prvky počítačů, návrh kombinačních a sekvenčních obvodů.

Způsob a kritéria hodnocení

Závěrečná zkouška, půlsemestrální zkouška a vypracování projektů v předepsaných termínech. Podmínky zápočtu: Pro získání zápočtu musí student získat nejméně 20 bodů během semestru, tj. z půlsemestrální zkoušky anebo z projektů. Pokud bude odhaleno plagiátorství nebo nedovolená spolupráce na projektech, zápočet nebude udělen a dále bude zváženo zahájení disciplinárního řízení. Bez zápočtu se student nemůže zúčastnit zkoušky.

Učební cíle

Seznámit studenty s výstavbou a činností (jednojádrového) procesoru, zejména s jednotlivými operačními, paměťovými a řídicími podsystémy, s algoritmy základních operací v pevné a pohyblivé řádové čárce, komunikací mezi jednotlivými podsystémy a začleněním procesoru do paralelního výpočetního systému.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Účast na přednáškách a demonstračních cvičeních v tomto předmětu není kontrolována. Znalosti studentů jsou ověřovány vypracováním projektů, půlsemestrální a závěrečnou zkouškou. Pro získání bodů ze zkoušky je nutné zkoušku vypracovat tak, aby byla hodnocena nejméně 20 body. V opačném případě bude zkouška hodnocena 0 body. V případě nahlášené překážky ve smyslu čl. 55 Studijního a zkušebního řádu VUT stanoví garant (na písemnou žádost studenta) způsob náhrady zmeškané aktivity.

Prerekvizity a korekvizity

Základní literatura

Drábek V.: Výstavba počítačů, skripta VUT v Brně, PC-DIR, Brno, 1995. (CS)
Hamacher, C., Vranesic, Z., Zaky, S., N. Manjikian: Computer Organization and Embedded Systems, 6th edition, McGraw Hill, 2012, ISBN-13: 978-0-07-338065-0
Hennessy J. L., Patterson D. A.: Computer Architecture: A Quantitative Approach, 2nd edition, Morgan Kaufmann Publ., 1996, and new editions, e.g. the 5th ed. from 2012.

Doporučená literatura

Pinker J., Poupa M.: Číslicové systémy a jazyk VHDL, BEN - technická literatura, Praha, 2006. (CS)

Elearning

eLearning: aktuální otevřený kurz

Zařazení předmětu ve studijních plánech

  • Program BIT bakalářský 2 ročník, zimní semestr, povinný
  • Program BIT bakalářský 2 ročník, zimní semestr, povinný

  • Program IT-BC-3 bakalářský

    obor BIT , 2 ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

39 hod., nepovinná

Vyučující / Lektor

prof. Ing. Lukáš Sekanina, Ph.D.
doc. Ing. Michal Bidlo, Ph.D.

Osnova

  1. Úvod, princip činnosti procesoru.
  2. Instrukční soubory, registrové struktury.
  3. Procesory s řetězeným zpracováním instrukcí.
  4. Reprezentace dat.
  5. Algoritmy operací v pevné řádové čárce.
  6. Algoritmy operací v pohyblivé řádové čárce, iterační algoritmy.
  7. Řadiče.
  8. Paměti.
  9. Rychlá vyrovnávací paměť.
  10. Sběrnice, připojování a ovládání periferií.
  11. Výkonnost počítačů a měření výkonnosti.
  12. Spolehlivost výpočetních systémů.
  13. Úvod do paralelních architektur.

Cvičení odborného základu

12 hod., povinná

Vyučující / Lektor

Ing. Vojtěch Mrázek, Ph.D.
doc. Ing. Zdeněk Vašíček, Ph.D.

Osnova

  1. VHDL - úvod
  2. VHDL - syntetizovatelný kód
  3. FPGA
  4. Procesor ve VHDL
  5. Huffmanův a Hammingův kód
  6. Kód zbytkových tříd, sčítačky
  7. Násobičky
  8. Dělení
  9. Iterační algoritmy
  10. Výkonnost, spolehlivost
  11. Paralelní architektury

Projekt

14 hod., povinná

Vyučující / Lektor

doc. Ing. Michal Bidlo, Ph.D.
doc. Ing. Zdeněk Vašíček, Ph.D.

Osnova

  • V průběhu semestru budou zadány 2 projekty.

Elearning

eLearning: aktuální otevřený kurz