Detail předmětu

Návrh analogových integrovaných obvodů 2

FEKT-BPC-NAO2Ak. rok: 2025/2026

Předmět prohlubuje znalosti v oblasti návrhu analogových integrovaných obvodů.

Modely součástek v integrovaných obvodech, vliv rozptylu výrobního procesu, souběh tranzistorů, návrh jednoduchých struktur operačních zesilovačů, operační zesilovač typu Folded-cascode, spojité i hodinově řízené komparátory, oscilátory, ochrana před vlivem elektrostatického výboje (ESD), testování integrovaných obvodů.

V počítačových cvičeních je využíván pokročilý programový balík (Cadence Virtuoso a Spectre) pro procvičení komplexního návrhu analogových IO.

 

Jazyk výuky

čeština

Počet kreditů

Garant předmětu

doc. Ing. Vilém Kledrowetz, Ph.D.

Zajišťuje ústav

Ústav mikroelektroniky (UMEL)

Vstupní znalosti

Jsou požadovány znalosti základů elektrotechniky, elektronických součástek a základních analogových obvodů. Je předpokládána znalost návrhu základních analogových integrovaných bloků v rozsahu předmětu BPC-NAO a základy práce v návrhovém balíku od Cadence Virtuoso.

 

Pravidla hodnocení a ukončení předmětu

Bodové hodnocení je rozděleno následujícím způsobem:

- až 40 bodů za práci v semestru (minimálně 20 bodů pro získání zápočtu),
- až 60 bodů za písemnou zkoušku.

Počítačová cvičení jsou povinná. Řádně omluvená absence na cvičení může být nahrazena po domluvě s vyučujícím.

 

Učební cíle

Cílem je prohloubení znalostí z předmětu BPC-NAO se zaměřením na návrh pokročilých analogových integrovaných bloků.


Absolvent předmětu je schopen:
- provést kvalitní návrh analogových integrovaných obvodů jako jsou komparátory, operační zesilovače s různými výstupními stupni a oscilátory,
- při návrhu zohlednit vliv rozptylu výrobního procesu, elektrostatického výboje a latch-up jevu,
- přizpůsobit návrhu pro potřeby testování,
- používat a porozumět pokročilým nástrojům od Cadence a Siemens (zkoumání vlivu rozptylu výrobního procesu, nástroje pro vytváření layoutu čipu a verifikace layoutu). 

Základní literatura

BAKER, R. Jacob. CMOS Circuit Design, Layout, and Simulation. Fourth edition. Piscataway, NJ: IEEE Press, 2019. ISBN 9781119481515.
HORSKÝ, Pavel. Design of analog integrated circuit 2. Brno, 2024. Učební text. VUT Brno. (CS)
RAZAVI, Behzad. Design of Analog CMOS Integrated Circuits. Second Edition. New York: McGraw-Hill Education, 2017. ISBN 978-0-07-252493-2.
SANSEN, Willy M. C. Analog design essentials. Dordrecht: Springer, 2006. ISBN 0-387-25746-2.

Zařazení předmětu ve studijních plánech

  • Program BPC-NCP bakalářský 3 ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

doc. Ing. Vilém Kledrowetz, Ph.D.

Osnova

Modely součástek v integrovaných obvodech a rozptyl výrobního procesu; souběh u MOS tranzistoru.
Jednoduché operační zesilovače – topologie, stabilita, simulace.
Layout čipu – základní pravidla a jejich kontrola; extrakce parazit, simulace s vlivem layoutu
Operační zesilovač typu Folded cascode – princip návrhu, rail-to-rail vstup, výstupní stupně.
Testování integrovaných obvodů.
Komparátory - hystereze, napěťová nesymetrie, struktury
Návrh pro testovatelnost.
Oscilátory (RC, ring, krystalové).
Obvody se spínanými kapacitory.
Elektrostatický výboj, latch up.
Úvod do BCD technologie, tranzistory DMOS.
Návrh obvodů s tranzistory DMOS. 

Cvičení na počítači

26 hod., povinná

Vyučující / Lektor

doc. Ing. Vilém Kledrowetz, Ph.D.

Osnova

Simulace s rozptylem výrobního procesu, souběh tranzistorů MOS.
Jednoduché zesilovače, zesilovač typu Folded cascode.
Výstupní stupně zesilovačů.
Komparátory se spojitým a diskrétním časem.
RC oscilátory.
Obvody se spínanými kapacitory.
Obvody s tranzistory DMOS, spínače s tranzistory DMOS.