Detail předmětu

Testování polovodičů a čipů

FEKT-MPC-TPCAk. rok: 2025/2026

- Úvod, termíny a definice 

- Proč vůbec provádět testování - výnosy, nákladovost testování, kvalita a spolehlivost

- Proces vývoje systému na čipu - milníky procesní kroky, fáze zralosti, testování v životním cyklu výrobku, hodnocení rizik

- Návrh pro testovatelnost - ekonomika a náklady, modely defektů a poruch, návrhové techniky, skenovací návrh, hraniční skenování, ATPG, BIST, IDDQ test, test paměti

- Vývoj testů na bázi DSP, vývoj testovacího hardwaru a programů

- Výrobní testování, jako je výrobní tok IC Backend, infrastruktura testovací haly, testování destiček a finální testování, testování na více místech.

Jazyk výuky

čeština

Počet kreditů

5

Vstupní znalosti

Student by měl mít základní znalosti o návrhu analogových a číslicových lektronických obvodů, základy měření obvodů, přehled o metodách měření a jejich přesnosti, základy statistiky, základy řídicí techniky a vzorkovacích systémů. Obecně se vyžadují znalosti na úrovni bakalářského studia elektrotechniky.

Práce v laboratoři je podmíněna platnou kvalifikací „osoby poučené“, kterou musí studenti získat před zahájením výuky. Informace k této kvalifikaci jsou uvedeny ve Směrnici děkana Seznámení studentů s bezpečnostními předpisy. 

Pravidla hodnocení a ukončení předmětu

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu. 

Učební cíle

Seznámit studenty se základními pojmy testování a diagnostiky čipů, proč je nutné testovat, jaký je přístup návrhu systémů na čipu z pohledu testování včetně rizik, jak navrhnout testovací systémy a protokoly, automatizace testování, rozdíl v testování analogových a digitálních obvodů, využití DSP, co je produkční testování.

Po úspěšném absolvování kurzu bude student znát základní terminologii, bude mít přehled o koncepcích a metodách testování čipů včetně integrovaných testovacích struktur. Pochopí význam návrhu pro testování a správného vývoje testů.  Porozumí ekonomice testování a procesu náběhu úspěšných produktů. 

Studijní opory

Scriptum, prezentace, podklady pro cvičení. Vše dostupné v elearning. 

Základní literatura

Abramovici, Breuer, Friedman :Digital Systems Testing and Testable Design Wiley-IEEE Press , 1994 , ISBN 0-7803-1062-4 (EN)
Bushnell, Agrawal : Essentials of Electronic Testing Springer US , 2nd ed. 2005 , ISBN 978-0-7923-7991-1 (EN)
Kelly, Engelhardt: Advanced Testing of RF, SoC and SiP Devices Artech House, 2007, ISBN 10: 1-5805-3709-X (EN)
Kelly, Schaub: Production Testing of RF and System-on-a-Chip Devices for Wireless Communications Artech House, Boston 2004, ISBN 10: 1-58-053-692-1 (EN)
Lowe : The Fundamentals of Mixed Signal Testing Soft test Inc. , 1999 , ISBN 0-96-587-972-0 (EN)
Mahoney : DSP-Based Testing of Analog and Mixed-Signal Circuits IEEE Number 785, 1987 , ISBN 0-8186-0785-8 (EN)
Perry : The Fundamentals of Digital Semiconductor Testing Soft Test Inc. , 1999 , ISBN 0-9658797-0-4 (EN)
Rajsuman : IDDQ Testing for CMOS VLSI Artech House , London 1995, ISBN 978-0-89-006-726-0 (EN)
Rajsuman : System-on-a-Chip Design and Test Artech House , Boston, 2000 , ISBN 978-1-58053-107-8 (EN)
Roberts : Metrics, Techniques and New Developments in Mixed-Signal Testing Tutorial held at ITC 1999 in Atlantic City (EN)
Roberts; Taenzler; Burns : An Introduction to Mixed-Signal IC Test and Measurement Oxford University Press, 2nd Edition, 2011, ISBN 978-0-12-979621-2 (EN)

Zařazení předmětu ve studijních plánech

  • Program MPC-NCP magisterský navazující 2 ročník, zimní semestr, povinný

Typ (způsob) výuky

 

Přednáška

26 hod., nepovinná

Vyučující / Lektor

Osnova

      • Úvod
      • Proč vůbec provádět testování
        • obecná motivace
        • výnos
        • náklady na testování
        • kvalita a spolehlivost produktu
        • ideální testy a skutečné testy
        • termíny a definice
      • Proces vývoje systému na čipu
        • milníky, fáze procesu, fáze zralosti
        • testování v životním cyklu produktu
        • posuzování rizik - APP,FMEA
      • Návrh pro testovatelnost
        • ekonomika a náklady
        • ad-hoc techniky navrhování
        • modely závad a poruch
        • automatické generování testovacích vzorů (ATPG,) Příklad algoritmu ( PODEM)
        • návrh skenování
        • hraniční skenování
        • vestavěný autotest (BIST)
        • test paměti
        • IDDQ test
        • DfT analogových obvodů
      • Vývoj testů
        • vývojový tok testů - specifikace testů
        • automatické testovací zařízení (ATE)
        • vývoj digitálního zkušebního signálu
          • vývoj testovacího vektoru
          • časování a formátování v digitálním ATE
        • vývoj analogového zkušebního signálu
          • testování na bázi DSP
            • nekoherentní vs. koherentní měření
            • testování převodníků
            • vícetónové testování
        • vývoj testovacího hardwaru
        • vývoj testovacího programu
        • charakterizace zařízení
          • statistická kontrola procesu (SPC) - možnost měření
          • guardbanding (řízení testovacích limitů)
    • Testování ve výrobě
      • výrobní tok IC Backend
      • infrastruktura zkušebny - ESD
      • test waferů
      • finální test
      • testování na více místech
      • náběh výroby

     

    Laboratorní cvičení

    26 hod., povinná

    Vyučující / Lektor

    Osnova

    1. Příklady testování čipů na waferu pomocí Keithley 4200A a 4-8 sond na Cascade M150.

    2. Příklady testování LDO na testovací desce