Snahou tohoto projektu bude navržení co nejkomplexnější metodiky pro vytváření plánu testu a uplatnění této metodiky pro vestavné systémy s cílem omezení příkonu testovacích obvodů v průběhu aplikace testu.

Popis anglicky
The purpose of this project will be to design the most complex methodology for test plan and exercise of this methodology for embedded systems with goal to restrict power of tested circuits during test application.

Klíčová slova
TAM, BIST, ASIC, TPG, VHDL

Klíčová slova anglicky
TAM, BIST, ASIC, TPG, VHDL