Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail projektu
Období řešení: 01.01.2002 — 31.12.2002
O projektu
Se stále rostoucí složitostí číslicových obvodů a zkracováním doby potřebné pro uvedení daného množství nových obvodů na trh rostou snahy, jak co nejrychleji a zároveň co nejspolehlivěji otestovat, zda vyrobený obvod plní či neplní funkci, pro niž byl navržen. Existují proto automatizované techniky, které dokáží zjistit míru testovatelnosti daného obvodu, odhalit obtížně testovatelné body a navrhnout, jakou modifikací struktury obvodu lze dosáhnout zvýšení jeho testovatelnosti. Tyto techniky tzv. analýzy a zvýšení testovatelnosti jsou v rámci našeho projektu založeny na evolučních postupech, vyznačujích se zejména tím, že rychle konvergují k hledanému optimálnímu řešení - v našem případě k optimální (vzhledem k požadavkům návrháře) testovatelnosti obvodu.
Popis anglickyWith increasing digital circuits complexity and reducing the time-to-value and time-to-market values, efforts are growing how to at very short time and certainly test if a produced die does a function it was designed for. Thus, automated techniques evaluating digital circuit testability measures exist. These techniques are able to detect difficult-to-test nodes and to suggest the proper digital circuit structure modification leading to digital circuit testability enhancement. In the frame of our project, these so called testability analysis and enhancement techniques are based on evolutionary approaches and they can be characterized especially by their fast convergence to the searched solution - in our case to optimal (with respect to designer's claims) digital circuit testability.
Klíčová slovařiditelnost, pozorovatelnost, testovatelnost, analýza testovatelnosti, evoluční postupy, návrh pro snadnou testovatelnost, scan, vkládání testovacích bodů
Klíčová slova anglickycontrollability, observability, testability, testability analysis, evolution approach, design for test, scan, test point insertion technique
Označení
FR1754/2002/G1
Originální jazyk
čeština
Řešitelé
Strnadel Josef, Ing., Ph.D. - hlavní řešitelKotásek Zdeněk, doc. Ing., CSc. - spoluřešitel
Útvary
Ústav počítačových systémů- spolupříjemce (01.01.2002 - 31.12.2002)
Výsledky
STRNADEL, J. Normalized Testability Measures Based on RTL Digital Circuit Graph Model Analysis. Proceedings of The fifth International Scientific Conference Electronic Computers and Informatics 2002. Edition 55. Košice: The University of Technology Košice, 2002. p. 200-205. ISBN: 80-7099-879-2.Detail