Přístupnostní navigace
E-přihláška
Vyhledávání Vyhledat Zavřít
Detail projektu
Období řešení: 01.01.2005 — 31.12.2005
O projektu
Tento projekt se zabývá návrhem nástroje pro generování syntetických testovacích obvodů na úrovni meziregistrových přenosů. V návrhu projektu je prezentován nový, dosud nepublikovaný přístup, který využívá evolučních technik pro generování testovacích obvodů s požadovanou strukturou a diagnostickými vlastnostmi (parametry řiditelnosti a pozorovatelnosti uzlů obvodu). Generování obvodu bude realizováno nad grafovou reprezentací obvodu. Pro analýzu strukturálních vlastností obvodů budou použity grafové algoritmy. Analýza testovatelnosti obvodu bude realizována pomocí nástroje pro analýzu testovatelnosti vyvinutého na FIT VUT v Brně. Výstupem navrženého nástroje bude strukturou popsaný obvod na úrovni meziregistrových přenosů zapsaný syntetizovatelným VHDL kódem.
Popis anglickyThe project deals with develop a method for generation of synthetic benchmark circuits on register transfer level. In the project, the new approach, which utilizes evolutionary techniques for design a benchmark circuits with predefined structure and diagnostic properties (in terms of controllability and observability) is presented. Graph representation of the circuit is used for generation of benchmark circuits and circuit structure analysis. Testability analysis is performed by testability analysis tool developed on FIT BUT. The output of developed tool is in form of circuit described in synthesisable VHDL code.
Klíčová slovatestovací obvody, evoluční návrh, evoluční programování
Klíčová slova anglickybenchmark circuits, evolutionary design, evolutionary programming
Označení
FR3041/2005/G1
Originální jazyk
čeština
Řešitelé
Pečenka Tomáš, Ing., Ph.D. - hlavní řešitelKotásek Zdeněk, doc. Ing., CSc. - spoluřešitel
Útvary
Ústav počítačových systémů- spolupříjemce (01.01.2005 - 31.12.2005)
Výsledky
PEČENKA, T., KOTÁSEK, Z., SEKANINA, L., STRNADEL, J. Automatic Discovery of RTL Benchmark Circuits with Predefined Testability Properties. In Proc. of the 2005 NASA/DoD Conference on Evolvable Hardware. Los Alamitos: IEEE Computer Society Press, 2005. p. 51-58. ISBN: 0-7695-2399-4.Detail
PEČENKA, T. Prostředky a metody pro automatické vytváření testovacích obvodů. In Sborník příspěvků ze semináře Počítačové Architektury a Diagnostika. Praha: Fakulta elektrotechniky ČVUT, 2005. s. 135-140. ISBN: 80-01-03298-1.Detail
Odkaz
http://www.fit.vutbr.cz/~pecenka/cirgen