Detail publikace

Pipelined LFSR Counters

KOLOUCH, J.

Originální název

Pipelined LFSR Counters

Typ

článek ve sborníku ve WoS nebo Scopus

Jazyk

angličtina

Originální abstrakt

Fast LFSR counter modifications with the cycle length different than the basic one suitable for implementation in FPGA devices are suggested. Example of VHDL code for 15-bit full cycle counter is given.

Klíčová slova

LFSR counter, FPGA, pipelining, VHDL

Autoři

KOLOUCH, J.

Rok RIV

2004

Vydáno

28. 4. 2004

Místo

Bratislava

ISBN

80-227-2017-8

Kniha

Radioelektronika 2004, Conference Proceedings

Strany od

335

Strany do

338

Strany počet

4

BibTex

@inproceedings{BUT10846,
  author="Jaromír {Kolouch}",
  title="Pipelined LFSR Counters",
  booktitle="Radioelektronika 2004, Conference Proceedings",
  year="2004",
  volume="2004",
  pages="4",
  address="Bratislava",
  isbn="80-227-2017-8"
}