Detail publikace

Identifikace testovatelných bloků v obvodu na úrovni RT

HERRMAN, T.

Originální název

Identifikace testovatelných bloků v obvodu na úrovni RT

Anglický název

Testable Block Identification in RT Level Circuits

Typ

článek ve sborníku mimo WoS a Scopus

Jazyk

čeština

Originální abstrakt

V článku je prezentován formální model Testovatelného Bloku v obvodu na úrovni RT. Je definována metodika jejich identifikace. Dále jsou popsány některé detaily implementace metodiky, uvedeny a shrnuty experimentální výsledky. V závěru je uveden předpokládaný obsah disertační práce.

Anglický abstrakt

The formal model of Testable block on RT level is presented in the paper. Principles of identification of Testable block are defined. In the next part the details of implementation of methodology is described. At the end of paper is stated contend of doctoral thesis.

Klíčová slova

Testovatelný Blok, formální model, testovatelnost, metoda scan, evoluční algoritmus, úroveň RT

Klíčová slova v angličtině

Testable Block, formal model, testability, scan method, evolutionary algorithm, RT level

Autoři

HERRMAN, T.

Rok RIV

2008

Vydáno

1. 9. 2008

Nakladatel

Technická univerzita v Liberci

Místo

Liberec

ISBN

978-80-7372-378-1

Kniha

Počítačové architektury a diagnostika 2008

Strany od

25

Strany do

35

Strany počet

11

BibTex

@inproceedings{BUT30727,
  author="Tomáš {Herrman}",
  title="Identifikace testovatelných bloků v obvodu na úrovni RT",
  booktitle="Počítačové architektury a diagnostika 2008",
  year="2008",
  pages="25--35",
  publisher="Technická univerzita v Liberci",
  address="Liberec",
  isbn="978-80-7372-378-1"
}