Životopis

Vzdělání a akademická kvalifikace

• 2019 - Ph.D., Výpočetní technika a informatika, FIT VUT v Brně (disertační práce)
• 2011 - Ing., Matematické metody v informačních technologiích, FIT VUT v Brně (diplomová práce)
• 2009 - Erasmus studijní pobyt, Lappeenranta University of Technology, Finsko
• 2009 - Bc., Informační technologie, FIT VUT v Brně (bakalářská práce)
• 2006 - Technické lyceum, SPŠ Zlín

• 06/2017 - Quartus Prime Workshop, El Camino, Mainburg, Německo
• 12/2013 - Vivado Advanced XDC and STA, Doulos, Ringwood, Velká Británie
• 11/2012 - Essential Tcl Scripting for the Vivado Design Suite, so-logic, Vídeň, Rakousko
• 05/2009 - CCNA Exploration: Accessing the WAN, FIT VUT v Brně
• 12/2008 - CCNA Exploration: LAN Switching and Wireless, FIT VUT v Brně
• 10/2008 - CCNA Exploration: Routing Protocols and Concepts, FIT VUT v Brně
• 10/2008 - CCNA Exploration: Network Fundamentals, FIT VUT v Brně

Přehled zaměstnání

• 01/2019 - nyní, vedoucí skupiny FW vývoje, Oddělení nástrojů pro administrace a bezpečnost, CESNET z.s.p.o.
• 01/2016 - nyní, junior researcher, Výzkumné centrum informačních technologií, FIT VUT v Brně
• 01/2015 - 12/2018, výzkumník, Oddělení nástrojů pro administrace a bezpečnost, CESNET z.s.p.o.
• 10/2014 - 12/2014, visiting researcher, Computer Laboratory, University of Cambridge, Velká Británie
• 01/2014 - 09/2014, junior researcher, Výzkumné centrum informačních technologií, FIT VUT v Brně
• 07/2012 - 12/2012, junior researcher, Výzkumné centrum informačních technologií, FIT VUT v Brně
• 09/2011 - nyní, lektor, FIT VUT v Brně
• 08/2011 - 09/2014, výzkumník, Oddělení nástrojů pro administrace a bezpečnost, CESNET z.s.p.o.
• 10/2007 - 12/2010, VHDL vývojář, projekt Liberouter

Vědeckovýzkumná činnost

• hardwarová akcelerace algoritmů z oblasti počítačových sítí s využitím technologie FPGA
• generování syntetických dat pro testování algoritmů z oblasti počítačových sítí