Detail předmětu

Digital Electronics

FEKT-BPA-DELAk. rok: 2022/2023

Předmět je úvodem do problematiky digitální techniky. Studenti se v něm seznámí se základním dělením digitálních obvodů a Booleovou algebrou. První část předmětu je věnována designu kombinačních obvodů, forem jejich zápisů a realizace. Předmět navazuje problematikou sekvenčních synchronních obvodů. Jednotlivé prvky digitální techniky jsou také popisovány pomocí jazyka VHDL, což umožní studentům získat praktické zkušenosti s Hardware Description Language.

Jazyk výuky

angličtina

Počet kreditů

5

Garant předmětu

doc. Ing. Tomáš Frýza, Ph.D.

Zajišťuje ústav

Ústav radioelektroniky (UREL)

Nabízen zahraničním studentům

Pouze domovské fakulty

Výsledky učení předmětu

Absolvent předmětu se naučí:
* Základy digitálních obvodů a kombinační logiky
* Principy sekvenčních obvodů a konečných automatů
* Psaní kódu ve VHDL
* Navrhování testbench ve VHDL
* Navrhování obvodů pro FPGA

Prerekvizity

Jsou požadovány znalosti základů elektronických součástek (pasivní, polovodičové obvody) a výrokové logiky. Výhodou je základní znalost programovacího jazyka VHDL.

Student programu v českém jazyce musí mít před zápisem předmětu Digital Electronics absolvované předměty BPC-AN4, BPC-AEI.

Plánované vzdělávací činnosti a výukové metody

Metody vyučování zahrnují přednášky, cvičení na počítači a laboratorní cvičení. Studenti pracují na jednom VHDL projektu během semestru. Předmět využívá e-learning VUT a MS Teams. 

Způsob a kritéria hodnocení

Z celkového počtu 100 bodů lze 33 získat během semestru (5 - online test, 8 - cvičení na počítači, 20 - projekt VHDL) a 67 ze závěrečné zkoušky. Pro úspěšné absolvování předmětu je třeba získat 50 bodů nebo více.

Osnovy výuky

01 - Úvod do digitálních systémů
02 - Reprezentace a minimalizace logických funkcí
03 - Implementace logických funkcí
04 - Hazardy v kombinačních obvodech
05 - Písemný test + Sekvenční logické obvody
06 - Asynchronní a synchronní čítače
07 - Stavové automaty

Učební cíle

Cílem předmětu je seznámit studenty se základy digitálních obvodů a naučit je praktickým postupům návrhu obvodových zapojení kombinačních, asynchronních a synchronních číslicových systémů s využitím jazyka VHDL.

Vymezení kontrolované výuky a způsob jejího provádění a formy nahrazování zameškané výuky

Vymezení kontrolované výuky a způsob jejího provádění stanoví každoročně aktualizovaná vyhláška garanta předmětu.

Základní literatura

ASHENDEN, Peter J. The designer's guide to VHDL. 3rd ed. Boston: Morgan Kaufmann Publishers, c2008. ISBN 9780120887859. (EN)
FLOYD, T.L. Digital Fundamentals 11th Edition. Pearson, 2017. ISBN 978-9332584600. (EN)
CHU, Pong P. FPGA prototyping by VHDL examples: Xilinx MicroBlaze MCS SoC. Second edition. Hoboken: John Wiley & Sons, 2017. ISBN 978-1119282747. (EN)
MANO, M. Morris a Michael D. CILETTI. Digital design: with an introduction to the Verilog HDL, VHDL, and SystemVerilog. Sixth edition, Global edition. NY, NY: Pearson, [2019]. ISBN 978-1292231167. (EN)

Elearning

eLearning: aktuální otevřený kurz

Zařazení předmětu ve studijních plánech

  • Program BPA-ELE bakalářský

    specializace BPA-ECT , 2 ročník, letní semestr, povinný

  • Program BPC-AUD bakalářský

    specializace AUDB-TECH , 0 ročník, letní semestr, povinně volitelný

  • Program BPC-EKT bakalářský 0 ročník, letní semestr, povinně volitelný
  • Program BPC-IBE bakalářský 0 ročník, letní semestr, povinně volitelný
  • Program BPC-TLI bakalářský 0 ročník, letní semestr, povinně volitelný

  • Program BPC-AUD bakalářský

    specializace AUDB-ZVUK , 0 ročník, letní semestr, povinně volitelný

Typ (způsob) výuky

 

Přednáška

13 hod., nepovinná

Vyučující / Lektor

doc. Ing. Tomáš Frýza, Ph.D.

Osnova

01 - Úvod do digitálních systémů
02 - Reprezentace a minimalizace logických funkcí
03 - Implementace logických funkcí
04 - Hazardy v kombinačních obvodech
05 - Sekvenční logické obvody
06 - Asynchronní a synchronní čítače
07 - Stavové automaty

Cvičení na počítači

26 hod., povinná

Vyučující / Lektor

Ing. Marek Honek

Osnova

01 - Úvod do Git a VHDL
02 - Kombinační logika
03 - Úvod do Vivado
04 - Dekodér 7-segmentového displeje
05 - Klopné obvody
06 - Binární čítač
07 - Ovladač pro 7-segmentové displeje
08 - Řídicí obvod semaforu
09 - Projekt
10 - Projekt
11 - Projekt
12 - Projekt

13 - Prezentace projektu

Elearning

eLearning: aktuální otevřený kurz